Принцип функционального построения дискретного устройства управления, Устройства жесткой логики и устройства программируемой логики — Электропривод

Организация памяти МПС. Сегментация памяти. Вычисление адреса. Внутренняя КЭШ память.

Память микропроцессорной системы выполняет функцию временно­го или постоянного хранения данных и команд. Объем памяти определяет допустимую сложность выполняемых системой алгоритмов, а также в некоторой степени и скорость работы системы в целом. Модули памяти выполняются на микросхемах памяти (оперативной или постоянной). Все чаще в составе микропроцессорных систем используется флэш-память (англ. – flash memory), которая представляет собой энергонезависимую память с возможностью многократной перезаписи содержимого.

Для подключения модуля памяти к системной магистрали используются блоки сопряжения, которые включают в себя дешифратор (селектор) адреса, схему обработки управляющих сигналов магистрали и буферы данных (рисунок7.4.1).

Рисунок 7.4.1. Схема подключения модуля памяти.

В пространстве памяти микропроцессорной системы обычно выделяются несколько особых областей, которые выполняют специальные фун­кции. К ним относятся:

– память программы начального запуска, выполненная на ПЗУ или флэш-памяти;

– память для стека или стек (Stack) – это часть оперативной памяти, пред­назначенная для временного хранения данных;

– таблица векторов прерываний, содержащая адреса начала программ обработки прерываний;

– память устройств, подключенных к системной шине.

Все остальные части пространства памяти, как правило, имеют универсальное назначение. В них могут располагаться как данные, так и программы (конечно, в случае одношинной архитектуры).

Часто простран­ство памяти делится на сегменты с программно изменяемым адресом начала сегмента и с установленным размером сегмента. Например, в процессоре Intel 8086 сегментирование памяти организовано следующим образом.

Вся память системы представляется не в виде непрерывного пространства, а в виде нескольких кусков – сегментов заданного размера (по 64 Кбайта), положение которых в пространстве памяти можно изменять программным путем.

Для хранения кодов адресов памяти используются не отдельные регистры, а пары регистров:

• сегментный регистр определяет адрес начала сегмента (то есть положение сегмента в памяти);

• регистр указателя (регистр смещения) определяет положение рабочего адреса внутри сегмента.

При этом физический 20-разрядный адрес памяти, выставляемый на внешнюю шину адреса, образуется так, как показано на рисунке7.4.2, то есть путем сложения смещения и адреса сегмента со сдвигом на 4 бита.

Рисунок 7.4.2. Формирование физического адреса памяти из адреса сегмента и смещения.

Положение этого адреса в памяти показано на рисунке7.4.3.

Рисунок 7.4.3. Положение физического адреса в памяти

Сегмент может начинаться только на 16-байтной границе памяти (так как адрес начала сегмента, по сути, имеет четыре младших нулевых разряда, как видно из рисунка 7.4.2), то есть с адреса, кратного 16. Эти допустимые границы сегментов называются границами параграфов.

Отметим, что введение сегментирования, прежде всего, связано с тем, что внутренние регистры процессора 16-разрядные, а физический адрес памяти 20-разрядный (16-разрядный адрес позволяет использовать память только в 64 Кбайт, что явно недостаточно).

Кэш–память располагается между основной памятью (ОП) и центральным процессором для снижения затрат времени на обращение ЦП к ОП.

Идея кэш-памяти основана на прогнозировании наиболее вероятных обращений ЦП к ОП. Наиболее «вероятные» данные и команды копируются в быструю, работающую в темпе ЦП, кэш-память до начала их непосредственного использования ЦП, так что обращение к данным и командам, используемым в текущий момент времени, может происходить быстро, без обращения к ОП. В основу такого подхода положен принцип локальности программы или, как еще говорят, гнездовой характер обращений, имея в виду, что адреса последовательных обращений к ОП образуют, как правило, компактную группу. При обращении к ОП в кэш-память копируются не отдельные данные, а блоки информации, включающие те данные, которые с большой степенью вероятности будут использованы в ЦП на последующих шагах работы. В связи с этим последующие команды выбираются ЦП уже не из ОП, а из быстрой кэш-памяти. Когда ЦП нужно считать или записать некоторое данное в ОП, он сначала проверяет его наличие в кэш-памяти. Эффективность кэш-системы зависит от размера блока и алгоритма программ.

Контрольные вопросы

1. Что такое микропроцессорная система?

2. Назовите основные составные части микропроцессорной системы.

3. Поясните структуру магистральной МПС.

4. Назовите основные составные части программного обеспечение МПС.

5. Охарактеризуйте понятие архитектуры МПС.

8.1.1. Назначение, параметры и классификация микропроцессоров

Микропроцессором называется программно-управляемое устройство для обработки цифровой информации и управления процессом обработки, реализованное в виде большой (БИС) или сверхбольшой (СБИС) интегральной микросхемы.

Микро­процессор обрабатывает информацию в компьютерах, системах управления объектами и процессами, в информационно-измерительных системах, используемых в промышленности, бытовой технике, аппаратуре связи и многих других областях применения.

Микропроцессор описывается множеством параметров, присущих как электронным приборам: быстродействие, потребляемая мощность, габариты и масса, количество уровней питания, надежность, стоимость, тип корпуса, температурный диапазон и др., так и вычислительным средствам: разрядность, цикл выполнения команд или микрокоманд, число внутренних регистров, наличие микропрограммного управления, тип стековой памяти, состав программного обеспечения и др.

Микропроцессорный комплект (МПК) содержит набор БИС для построения микропроцессорных систем, в который входят микросхемы центрального процессора, микросхемы для организации связи с внешними устройствами, тактовый генератор и др.

По числу БИС в микропроцессорном комплекте различают однокристальные, многокристальные (логическая структура процессора разделена на функционально законченные части) и многокристальные секционные МП.

По функциональному признаку выделяются два класса: микропроцессоры общего назначения и специализированные микропроцессоры (рисунок 8.1.1.1).

Рисунок 8.1.1.1. Классификация МП

Микропроцессоры общего назначения предназначены для решения широкого круга задач обработки разнообразной информации. Их основной областью использования являются персональные компьютеры, рабочие станции, серверы и другие цифровые системы массового применения.

Среди специализированных микропроцессоров наиболее широкое распространение получили микроконтроллеры, предназначенные для выполнения функций управления различными объектами. Характерной особенностью структуры микроконтроллеров является размещение на одном кристалле с центральным процессором внутренней памяти и большого набора периферийных устройств. В состав периферийных устройств обычно входят несколько 8-разрядных параллельных портов ввода-вывода данных (от 1 до 8), один или два последовательных порта, таймерный блок, аналого-цифровой преобразователь. Микроконтроллеры принято подразделять на 8-, 16- и 32-разрядные. Основными областями применения 8-разрядных микроконтроллеров являются бытовая и измерительная техника, промышленная автоматика, автомобильная электроника, теле-, видео- и аудиоаппаратура, средства связи. Основная сфера применения 16 — разрядных микроконтроллеров — сложная промышленная автоматика, телекоммуникационная аппаратура, медицинская и измерительная техника. Микроконтроллеры, обрабатывающие 32 разрядные данные находят широкое применение в системах управления сложными объектами промышленной автоматики (двигатели, робототехнические устройства, средства комплексной автоматизации производства), в контрольно-измерительной аппаратуре и телекоммуникационном оборудовании

Цифровые процессоры сигналов (DSP – Digital Signal Processor) ориентированы на реализацию процедур, обеспечивающих необходимое преобразование аналоговых сигналов, представленных в цифровой форме (в виде последовательности числовых значений). Специфической особенностью алгоритмов обработки аналоговых сигналов является необходимость последовательного выполнения ряда команд умножения-сложения с накоплением промежуточного результата в регистре-аккумуляторе. Поэтому архитектура ЦПС ориентирована на реализацию быстрого выполнения операций такого рода. Набор команд этих процессоров содержит специальные команды MAC (Multiplication with Accumlation), реализующие эти операции.

По виду обрабатываемых входных сигналов различают аналоговые и цифровые МП.

По разрядности различают МП с фиксированной и с изменяемой разрядностью слова.

По характеру временной организации работы МП делят на синхронные и асинхронные.

По количеству выполняемых программ различают однопрограммные и мультипрограммные МП.

По способу управления МП подразделяются на микропрограммируемые и с жестким управлением.

Основными направлениями развития микропроцессоров является увеличение их производительности и расширение функциональных возможностей, что достигается как повышением уровня микроэлектронной технологии, используемой для производства микропроцессоров, так и применением новых архитектурных и структурных вариантов их реализации. Развитие микроэлектронной технологии обеспечивает непрерывное уменьшение размеров полупроводниковых компонентов, размещаемых на кристалле микропроцессора. При этом уменьшаются паразитные емкости, определяющие задержку переключения логических элементов, и увеличивается число элементов, размещаемых на кристалле. В настоящее время разрешающая способность промышленной технологии изготовления микросхем обеспечивает создание компонентов с минимальными размерами 0,13 – 0,18 мкм. При этом обеспечивается создание микропроцессоров, работающих с тактовой частотой до 1 – 2 ГГц и содержащих на кристалле десятки миллионов транзисторов

8.1.2. Основные варианты архитектуры и структуры микропроцессоров

Архитектурой процессора называется комплекс его аппаратных и программных средств, предоставляемых пользователю. В это общее понятие входит набор программно-доступных регистров и исполнительных (операционных) устройств, система основных команд и способов адресации, объем и структура адресуемой памяти, виды и способы обработки прерываний.

Структура микропроцессора определяет состав и взаимодействие основных устройств и блоков, размещенных на его кристалле. В эту структуру входят:

· центральный процессор (процессорное ядро), состоящее из устройства управления (УУ), одного или нескольких операционных устройств (ОУ);

· внутренняя память (РЗУ, кэш-память, блоки оперативной и постоянной памяти);

· интерфейсный блок, обеспечивающий выход на системную шину и обмен данными с внешними устройствами через параллельные или последовательные порты ввода/вывода;

· периферийные устройства (таймерные модули, аналого-цифровые преобразователи, специализированные контроллеры);

· различные вспомогательные схемы (генератор тактовых импульсов, схемы для выполнения отладки и тестирования, сторожевой таймер и ряд других).

Архитектура и структура микропроцессора тесно взаимосвязаны. Реализация тех или иных архитектурных особенностей требует введения в структуру микропроцессора необходимых аппаратных средств (устройств и блоков) и обеспечения соответствующих механизмов их совместного функционирования.

В современных микропроцессорах реализуются следующие варианты архитектур.

По набору выполняемых команд и способов адресации различают CISC и RISC архитектуры.

CISC (Complex Instruction Set Computer) — архитектура реализована во многих типах микропроцессоров, выполняющих большой набор разноформатных команд с использованием многочисленных способов адресации. Примером CISC-процессоров являются микропроцессоры семейства Pentium. Они выполняют более 200 команд разной степени сложности, которые имеют размер от 1 до 15 байт и обеспечивают более 10 различных способов адресации. Такое большое многообразие выполняемых команд и способов адресации позволяет программисту реализовать наиболее эффективные алгоритмы решения различных задач. Однако при этом существенно усложняется структура микропроцессора, особенно его устройства управления, что приводит к увеличению размеров и стоимости кристалла, снижению производительности.

RISC (Reduced Instruction Set Computer) – архитектура отличается использованием ограниченного набора команд фиксированного формата. Современные RISC-процессоры обычно реализуют около 100 команд, имеющих фиксированный формат длиной 4 байта. Также значительно сокращается число используемых способов адресации. Обычно в RISC-процессорах все команды обработки данных выполняются только с регистровой или непосредственной адресацией. При этом для сокращения количества обращений к памяти RISC-процессоры имеют увеличенный объем внутреннего РЗУ- от 32 до нескольких сотен регистров, тогда как в CISC-процессорах число регистров общего назначения обычно составляет 8-16.

По способу реализации памяти и организации

выборки команд и данных различаются процессоры с Принстонской и Гарвардской архитектурой.

Принстонская архитектура (архитектура Фон-Неймана) представлена на рисунке 8.1.2.1.

Рисунок 8.1.2.1. Принстонская архитектура

Принстонская архитектура характеризуется использованием общей оперативной памяти для хранения программ, данных, а также для организации стека. Для обращения к этой памяти используется общая системная шина, по которой в процессор поступают и команды, и данные. Эта архитектура имеет ряд важных достоинств. Наличие общей памяти позволяет оперативно перераспределять ее объем для хранения отдельных массивов команд, данных и реализации стека в зависимости от решаемых задач. Таким образом, обеспечивается возможность более эффективного использования имеющегося объема оперативной памяти в каждом конкретном случае применения микропроцессора. Использование общей шины для передачи команд и данных значительно упрощает отладку, тестирование и текущий контроль функционирования системы, повышает ее надежность. Однако ей присущи и существенные недостатки. Основным из них является необходимость последовательной выборки команд и обрабатываемых данных по общей системной шине. При этом общая шина становится «узким местом» (bottleneck — «бутылочное горло»), которое ограничивает производительность цифровой системы.

Гарвардская архитектура представлена на рисунке 8.1.2.2.

Рисунок 8.1.2.2. Гарвардская архитектура

Гарвардская архитектура характеризуется физическим разделением памяти команд (программ) и памяти данных. В ее оригинальном варианте использовался также отдельный стек для хранения содержимого программного счетчика, который обеспечивал возможности выполнения вложенных подпрограмм. Каждая память соединяется с процессором отдельной шиной, что позволяет одновременно с чтением-записью данных при выполнении текущей команды производить выборку и декодирование следующей команды. Благодаря такому разделению потоков команд и данных и совмещению операций их выборки реализуется более высокая производительность, чем при использовании Принстонской архитектуры. Недостатки Гарвардской архитектуры связаны с необходимостью проведения большего числа шин, а также с фиксированным объемом памяти, выделенной для команд и данных, назначение которой не может оперативно перераспределяться в соответствии с требованиями решаемой задачи. Поэтому приходится использовать память большего объема, коэффициент использования которой при решении разнообразных задач оказывается более низким, чем в системах с Принстонской архитектурой. Однако развитие микроэлектронной тех­нологии позволило в значительной степени преодолеть указанные недостатки, поэтому Гарвардская архитектура широко применяется во внутренней структуре современных высокопроизводительных микропроцессоров, а во внешней структуре большинства микропроцессорных систем реализуются принципы Принстонской архитектуры.

8.1.3 Организация конвейера команд

Во внутренней структуре современных высокопроизводительных микропроцессоров реализуется конвейерный принцип выполнения команд. При этом процесс выполнения команды разбивается на ряд этапов. На рисунке 3.1.3.1 а) приведен пример разбиения команды на шесть этапов ее выполнения:

1) выборка очередной команды (ВК);

2) декодирование выбранной команды (ДК);

3) формирование адреса операнда (ФА);

4) прием операнда из памяти (ПО);

5) выполнение операции (ВО);

6) размещение результата в памяти (РР).

Реализация каждого этапа занимает один такт машинного времени и производится устройствами и блоками процессора, образующими ступени исполнительного конвейера, на каждой из которых выполняется соответствующая микрооперация. При последовательной загрузке в конвейер выбираемых команд каждая его ступень реализует определенный этап выполнения очередной команды. Таким образом, в конвейере одновременно находятся несколько команд, находящихся на разных этапах выполнения. В идеальном варианте при полной загрузке конвейера на его выход в каждом такте будет поступать результат выполнения очередной команды (рисунок 8.1.3.1 а) В этом случае производительность процессора (операций/с) будет равна его тактовой частоте (тактов/с).

Однако такая эффективная работа конвейера обеспечивается только при его равномерной загрузке однотипными командами. Реально отдельные ступени конвейера могут оказаться незагруженными, находясь в состоянии ожидания или простоя.

Рисунок 8.1.3.1 Разбиение команды на шесть этапов ее выполнения

На рисунке 8.1.3.1 б) показан пример работы 6-ступенчатого конвейера при выполнении фрагмента реальной программы, когда отдельные ступени оказываются в состоянии ожидания (ОЖ) или простоя (ПР).

Наибольшая эффективность использования конвейера обеспечивается при поступлении однородных команд. Причиной снижения эффективности конвейера являются команды условного ветвления. Если выполняется условие ветвления, то приходится производить перезагрузку конвейера командами из другой ветви программы, что требует выполнения дополнительных рабочих тактов и вызывает значительное снижение производительности.

В современных высокопроизводительных микропроцессорах эффективность конвейера обеспечивается увеличением числа его ступеней (достигает 10 и более), а также сокращением числа его перезагрузок при выполнении условных переходов с помощью реализации механизмов предсказания направления ветвления.

8.1.4 Структурная схема МПС

Большинство микропроцессорных систем имеет магистрально-модульную структуру (рисунок 8.1.4.1), в которой отдельные устройства (модули), входящие в состав системы, обмениваются информацией по общей системной шине — магистрали.

Рисунок 8.1.4.1 Типовая структура МПС

Основным модулем системы является микропроцессор, который содержит устройство управления (УУ), операционное устройство (ОУ) и регистровое запоминающее устройство (РЗУ) — внутреннюю память, реализованную в виде набора регистров. Оперативное запоминающее устройство (ОЗУ) служит для хранения выполняемой программы (или ее фрагментов) и данных, подлежащих обработке. Так как обращение к ОЗУ по системной шине требует значительных затрат времени, в большинстве современных высокопроизводительных микропроцессоров дополнительно вводится быстродействующая промежуточная память (кэш-память) ограниченного объема (от нескольких Кбайт до сотен Кбайт).

Постоянное запоминающее устройство (ПЗУ) служит для хранения констант и стандартных (неизменяемых) программ. В ПЗУ обычно записываются программы начальной инициализации (загрузки) систем, тестовые и диагностические программы и другое служебное программное обеспечение. В микропроцессорных системах, управляющих определенными объектами с использованием фиксированных или редко изменяемых программ, для их хранения также обычно используется ПЗУ (память ROM — Read-Only Memory) или репрограммируемое ПЗУ (память EEPROM — Electrically Erased Programmable Read-Only Memory или флэш-память).

Остальные устройства являются внешними и подключаются к системе с помощью интерфейсных устройств (ИУ), реализующих определенные протоколы параллельного или последовательного обмена. Такими внешними устройствами могут быть клавиатура, монитор, внешние запоминающие устройства (ВЗУ), использующие гибкие или жесткие магнитные диски, оптические диски (CD-ROM), магнитные ленты и другие виды носителей информации, датчики и преобразователи информации (аналого-цифровые или цифроаналоговые), разнообразные исполнительные устройства (индикаторы, принтеры, электродвигатели, реле и другие). Для реализации различных режимов работы к системе могут подключаться дополнительные устройства — контроллеры прерываний, прямого доступа к памяти и другие, реализующие необходимые специальные функции управления.

Данная структура соответствует архитектуре Фон-Неймана.

Системная шина содержит несколько десятков (в сложных системах более 100) проводников, которые в соответствии с их функциональным назначением подразделяются на отдельные шины — адреса А, данных D и управления С.

Шина А служит для передачи адреса, который формируется микропроцессором и позволяет выбрать необходимую ячейку памяти ОЗУ (ПЗУ) или требуемое ИУ при обращении к внешнему устройству. Разрядность шины адреса определяет максимальный объем адресуемой процессором внешней памяти. Например, 32-разрядная шина А обеспечивает адресацию памяти объемом до 4 Гбайт. Во многих микропроцессорных системах передача адреса и данных сопровождается посылкой контрольных битов четности, которые обеспечивают выявление возможных ошибок, возникающих в процессе обмена.

Шина D служит для выборки команд, поступающих из ОЗУ или ПЗУ в УУ микропроцессора, и для пересылки обрабатываемых данных (операндов) между микропроцессором и ОЗУ или ИУ (внешним устройством). Разрядность шины данных обычно соответствует разрядности операндов, обрабатываемых микропроцессором. Поэтому чаще всего шина D содержит 8, 16 или 32 линии.

В некоторых системах для уменьшения числа необходимых линий связи и соответствующих выводов и контактов используется мультиплексирование линий адреса и данных. В таких системах для передачи адреса и данных используются одни и те же линии связи, на которые сначала выдается адрес, а затем поступают данные.

По шине С передаются разнообразные управляющие сигналы, определяющие режимы работы памяти (запись или считывание), интерфейсных устройств (ввод или вывод информации) и микропроцессора (запуск, запросы внешних устройств на обслуживание, информация о текущем режиме работы и другие сигналы). Разрядность шины управления С определяется организацией работы системы, возможностями реализации различных режимов ее функционирования, используемыми методами контроля микропроцессора и других устройств. Поэтому набор передаваемых по шине С управляющих сигналов является индивидуальным для каждой модели микропроцессора. Имеется ряд управляющих сигналов, которые используются в большинстве микропроцессорных систем. К ним относятся сигналы начального запуска (RESET), сигналы, задающие режим работы памяти (чтение — RD, запись — WR), сигналы, необходимые для реализации прерываний и ряд других.

8.1.5 Функционирование МПС при выполнении основной программы. Процедура выполнения команд. Рабочий цикл микропроцессора.

В процессе функционирования микропроцессорной системы реализуются следующие основные режимы ее работы:

• выполнение основной программы;

• вызов подпрограммы;

• обслуживание прерываний и исключений;

• прямой доступ к памяти.

Структура команд. Команды микропроцессора могут быть безадресными, одноадресными и двух­адресными.

Безадресными являются команды, для выполнения которых не требуется операнд (например, команда останова HALT) или размещение операнда определяется структурой микропроцессора и задается непосредственно кодом операции. Например, в микропроцессорах, использующих регистр-аккумулятор, выполнение ряда команд над одним операндом предполагает, что он размещается в этом регистре.

Одноадресные команды содержат адрес одного операнда. Эти команды используются для выполнения операций над одним операндом, например, сдвигов, логической инверсии, изменения знака и ряда других. В микропроцессорах с аккумуляторной организацией обработки данных такие команды служат также для выполнения операций над двумя операндами, один из которых находится в аккумуляторе.

В двухадресных командах содержатся адреса двух операндов. Если при этом один из операндов выбирается из памяти, то другой операнд хранится в регистре (регистровая адресация) или содержится непосредственно в команде (непосредственная адресация) Результат операции записывается на место одного из операндов, значение которого при этом теряется.

Следует отметить, что в некоторых типах микропроцессоров реализуются также трехадресные команды, где задаются отдельные адреса размещения двух операндов и результата операции. Такие команды используют только регистровую адресацию и выполняются в микропроцессорах с RISC-архитектурой, имеющих значительный объем РЗУ, например, в PowerPC.

Выполнение основной программы. В этом режиме процессор выбирает из ОЗУ очередную команду программы и выполняет соответствующую операцию. Команда представляет собой многоразрядное двоичное число (рисунок 8.1.5.1), которое состоит из двух частей (полей) – кода операции (КОП) и кода адресации операндов (КАД).

Рисунок 8.1.5.1. Формат типовой команды микропроцессора.

Код операции КОП задает вид операции, выполняемой данной командой, а код адресации КАД определяет выбор операндов (способ адресации), над которыми производится заданная операция.

Для хранения адреса очередной команды служит специальный регистр процессора — программный счетчик PC (Program Counter), содержимое которого автоматически увели­чивается на 1 после выборки следующего байта команды. Таким образом, обеспечивается последовательная выборка команд в процессе выполнения программы. При выборке очередной команды содержимое PC поступает на шину адреса, обеспечивая считывание из ОЗУ следующей команды выполняемой программы. При реализации ветвлений или других изменений последовательности выполнения команд выполняется загрузка в PC нового содержимого, в результате чего производится переход к другой ветви программы или подпрограмме.

Принятая из ОЗУ команда поступает в регистр команд, входящий в состав УУ процессора. Затем производится дешифрация команды, в процессе которой определяется вид выполняемой операции (расшифровка КОП) и формируется адрес необходимых операндов (расшифровка КАД). В соответствии с кодом поступившей команды УУ процессора генерирует последовательность микрокоманд, обеспечивающих выполнение заданной операции.

Рабочий цикл микропроцессора.Каждая микрокоманда выполняется в течение одного машинного такта — периода тактовых импульсов, задающих рабочую частоту всех внутренних узлов и блоков микропроцессора. Таким образом, тактовая частота микропроцессора (1ГГц и более) определяет время выполнения отдельных микрокоманд, последовательность которых обеспечивает получение необходимого результата операции (поступившей команды).

При выполнении команды может потребоваться обращение к ОЗУ или внешнему устройству. Для выполнения такой команды требуется определенное количество командных циклов и тактов. Командным циклом называется промежуток времени, требуемый для выполнения обращения к ОЗУ или внешнему устройству с помощью системной шины. Обычно реализация такого цикла занимает от 2 до 4 системных тактов (периодов синхросигналов шины), которые требуются для:

– установки требуемого адреса,

– выдачи сигналов, определяющих вид цикла — чтение или запись,

– получения сигнала готовности к обмену (от памяти или внешних устройств),

– собственно передачи данных или команд.

При современной технологии изготовления системных плат частота синхросигналов шины обычно составляет десятки мегагерц (типичные значения 25, 33, 50, 66, 75, 100, 133 МГц).

Таким образом, при выполнении каждой команды в первых циклах производится ее выборка из ОЗУ, а последующая дешифрация команды определяет необходимое число циклов для ее выполнения (если для выполнения команды не требуется обращение к памяти или УВВ, то такая команда выполняется за один цикл, если требуется обращение к памяти или УВВ то потребуются дополнительные циклы чтения (ввода) или записи (вывода).

Из–за различного быстродействия МП и системной шины в МПС включается промежуточная буферная память, в которой хранятся данные, посылаемые микропроцессором на системную шину.

Текущее состояние процессора при выполнении программы определяется содержимым регистра состояния SR (State Register), в микропроцессорах Pentium данный регистр называется EFLAGS). Этот регистр содержит биты управления, задающие режим работы процессора, и биты признаков (флаги), указывающие характеристики результата выполненной операции:

N – признак знака (старший бит результата), N = 0 — при положительном результате, N = 1 -при отрицательном результате;

С – признак перенос, С = 1, если при выполнении операции образовался перенос из старшего разряда результата;

V – признак переполнения, V = 1, если при выполнении операций над числами со знаком произошло переполнение разрядной сетки процессора;

Z – признак нуля, Z = 1, если результат операции равен нулю;

P – признак четности результата и др.

8.1.6 Функционирование МПС при выполнении подпрограммы

Обращение к подпрограмме реализуется при поступлении в микропроцессор специальной команды CALL (в некоторых процессорах эта команда имеет мнемоническое обозначение JSR – Jump-to-SubRoutine), которая указывает адрес первой команды вызываемой подпрограммы. Этот адрес загружается в PC, обеспечивая в следующем командном цикле выборку первой команды подпрограммы. Предварительно выполняется процедура сохранения в специальном регистре или ячейке памяти текущего содержимого PC, где хранится адрес следующей команды основной программы, чтобы обеспечить возвращение к ней после выполнения подпрограммы. Возврат к основной программе реализуется при поступлении команды RETURN (мнемоническое обозначение RET), завершающей подпрограмму. По этой команде сохранявшееся содержимое PC снова загружается в программный счетчик, обеспечивая выполнение команды, которая в исходной программе следовала за командой CALL.

Особенность этой процедуры состоит в том, что большинство микропроцессоров обеспечивают возможности вложения подпрограмм, т. е. реализуют при выполнении подпрограммы вызов новой подпрограммы с последующим возвращением к предыдущей подпрограмме (рисунок8.1.6.1). При вложении нескольких подпрограмм требуется сохранение несколь­ких промежуточных значений содержимого PC и последовательная загрузка этих значений в PC при возврате к предыдущим подпрограммам и к основной программе.

Для реализации этой процедуры используется стек – специальная память магазинно­го типа, работающая по принципу «последний пришел – первый ушел» (стек типа LIFO – «Last In-First Out»). Существуют различные варианты реализации стека.

Рисунок8.1.6.1 Организация вложенных подпрограмм

Регистровый стек (рисунок8.1.6.2, а) реализуется с помощью реверсивных сдвиговых регистров. Каждая команда CALL вызывает ввод в стек очередного содержимого PC. По команде RETURN направление сдвига изменяется и производится извлечение из стека последнего поступившего содержимого PC. Таким образом, обеспечивается выполнение вложенных подпрограмм. Возможное число вложенных подпрограмм определяется глубиной стека, т. е. разрядностью используемых регистров сдвига. Если число вложений превышает глубину стека, первые из введенных в стек значений PC теряются, т. е. возврат к основной программе не будет обеспечен. Поэтому при использовании регистрового стека необходим строгий контроль за числом вложений. Такая реализация стека применяется в системах, решающих задачи с ограниченным числом вложенных подпрограмм (обычно не более 10-20).

Значительно более широкие возможности вложения подпрограмм обеспечивает реализация стека в ОЗУ (рисунок8.1.6.2, б). В этом случае часть ОЗУ выделяется для работы в качестве стека. Адресация к ячейкам стека производится с помощью специального регистра – указателя стека SP (Stack Pointer), который вводится в состав УУ процессора. Регистр SP содержит адрес верхней заполненной ячейки стека, в которой хранится значение PC, записанное при выполнении команды CALL. При поступлении новой команды CALL содержимое SP ав­оматически уменьшается на 1, адресуя следующую, еще незаполненную ячейку стека Полученный адрес SP-1 выдается на шину А, а на шину D поступает содержимое PC, которое должно сохраняться в стеке. Таким образом, производится последовательное заполнение ячеек стека «снизу-вверх», при этом SP всегда адресует вершину стека. По команде RETURN текущее содержимое SP выдается на шину А, и по шине D производится считывание с вершины стека последнего записанного значения PC. После этого содержимое SP увеличивается на 1, адресуя предыдущее значение PC, хранящееся в стеке. Так как ОЗУ обычно имеет значительный объем, то для размещения стека можно выделить достаточно большое количество ячеек памяти, обеспечивая необходимый уровень вложения подпрограмм.

Рисунок8.1.6.2 Варианты реализации стека: регистровый стек (а) и стек, реализуемый в ОЗУ (б).

8.1.7 Функционирование МПС при обслуживании прерываний и исключений

При работе микропроцессорной системы часто возникают ситуации, когда требуется прервать выполнение текущей программы и перейти к подпрограмме, обеспечивающей необходимую реакцию системы на создавшиеся обстоятельства. Такие ситуации называются прерываниями или исключениями в зависимости от причин, вызывающих их возникновение.

Прерываниями (interruption) являются ситуации, возникающие при поступлении соответствующих команд (программные прерывания) или сигналов от внешних устройств (аппаратные прерывания). Исключениями (exception) являются нештатные ситуации (ошибки), возникающие при работе процессора. При выявлении таких ошибок соответствующие блоки, контролирующие работу процессора, вырабатывают внутренние сигналы запроса, обеспечивающие вызов необходимой подпрограммы обслуживания. Классификация прерываний и исключений приведена на рисунке 8.1.7.1.

Рисунок 8.1.7.1. Классифика­ция прерываний и исключений

Во всех этих ситуациях микропроцессор завершает выполнение очередной команды и заносит в стек текущее содержимое программного счетчика PC, которое является адресом возврата к прерванной программе после реализации подпрограммы обслуживания, и содержимое регистра состояний SR. Если запрос прерывания поступает от внешнего устройства, то процессор формирует сигнал подтверждения прерывания, который информирует это устройство, что начато обслуживание данного запроса. Затем в PC загружается из памяти вектор прерывания Ve – начальный адрес соответствующей подпрограммы обслуживания. Эти вектора являются входами в подпрограммы обслуживания и хранятся в таблице векторов прерываний, которая обычно записывается в ОЗУ. Размер таблицы зависит от числа типов обслуживаемых прерываний и исключений. В простейших микропроцессорах это число составляет несколько единиц, а для микропроцессоров семейства Pentium или MC68000 обеспечивается возможность реализации до 256 различных подпрограмм обслуживания.

Завершается подпрограмма обслуживания специальной командой возврата из прерывания IRET, которая выбирает из стека хранившееся содержимое PC и SR и загружает его обратно в эти регистры, обеспечивая возвращение к выполнению прерванной программы.

Программные прерывания реализуются при поступлении специальных команд (INTn, INT3, INTO для микропроцессоров Pentium). Эти команды вызывают переход к выполнению стандартных подпрограмм обслуживания, для размещения которых выделяются определенные позиции в ОЗУ. Таким образом, при вызове подпрограмм обслуживания реализуется обращение к фиксированным адресам.

Причинами аппаратных прерываний являются запросы от различных внешних (периферийных) устройств системы. Эти запросы поступают на внешние выводы микропроцессора или формируются периферийными устройствами, размещенными на одном кристалле с процессором. Аппаратные прерывания могут быть маскируемые или немаскируемые.

Запросы маскируемых прерываний обслуживаются только в том случае, если соответствующий бит управления I в регистре состояния SR, который называется маской преры­ваний, имеет значение 1. В процессорах Pentium это бит IF в регистре EFLAGS. С помощью специальных команд значение этого бита может быть установлено в 1 или сброшено в 0. Таким образом, можно разрешить или запретить обслуживание поступивших аппаратных прерываний при выполнении определенных программ или их фрагментов. При одно­временном поступлении нескольких запросов обслуживание реализуется в соответствии с их приоритетом. В ряде микропроцессорных систем для обеспечения приоритетного обслуживания запросов от многих внешних устройств включаются специальные микросхемы – контроллеры прерываний. Некоторые типы микропроцессоров имеют внутренние контроллеры для организации приоритетных прерываний.

Немаскируемые запросы прерывания обслуживаются в первоочередном порядке и не могут быть маскированы. Обычно микропроцессор имеет один вход для подачи немаскируемых запросов, которые формируются при возникновении каких-либо аварийных ситуаций. Чаще всего этот вход используется для контроля напряжения питания. Если напряжение питания выходит за допустимые пределы, то специальный датчик вырабатывает немаскируемый запрос прерывания, поступающий в микропроцессор. При этом источник питания должен некоторое время (порядка 10 мс) сохранять необходимый уровень напряжения питания, в течение которого микропроцессор выполняет подпрог­рамму перезаписи на магнитный диск информации, достаточной для продолжения прерванной программы после восстановления нормального режима питания.

Для передачи сигналов запроса и подтверждения прерывания между микропроцес­сором и внешними устройствами или контроллером прерываний используются соответствующие линии шины управления С.

Причинами исключений могут быть различные ошибки и нештатные ситуации, возникающие при работе системы. Различные типы микропроцессоров контролируют разные варианты такого рода ситуаций. Типичными причинами исключений являются, например, использование нулевого делителя при выполнении команды деления (деление на 0), выборка неправильного кода команды, выход за границы разрешенного фрагмента памяти; поступление команд, выполнение которых запрещено при данном режиме функционирования микропроцессора и ряд других.

8.1.8 Функционирование МПС в режиме прямого доступа к памяти

Режим прямого доступа к памяти DMA (Direct Memory Access) используется, если необходимо произвести пересылку значительного массива информации между ОЗУ и каким-либо внешним устройством, которое подает в систему соответствующий запрос. Реализация такой пересылки с помощью соответствующей программы обмена требует выполнения отдельной команды пересылки для передачи каждого байта или слова. При этом необходим определенный объем памяти для хранения программы и требуется значительное время для ее выполнения.

В большинстве современных микропроцессорных систем пересылка массивов информации обеспечивается с помощью специальных устройств — контроллеров DMA, которые реализуют режим прямого доступа к памяти. При поступлении запроса от внешнего устройства контроллер выдает соответствующий сигнал микропроцессору. Получив этот сигнал, микропроцессор завершает очередной цикл обмена по системной шине и отключается от нее, то есть переводит свои выводы, подключенные к шинам A, D и лини­ям управления ОЗУ и внешними устройствами, в отключенное (высокоимпедансное) состояние. При этом микропроцессор выдает контроллеру DMA сигнал разрешения на реализацию прямого доступа. Получив этот сигнал, контроллер принимает на себя управление системой. Он выдает на шину А адреса ячеек ОЗУ, с которыми выполняется текущий цикл обмена, формирует необходимые сигналы, определяющие режим работы ОЗУ (запись или считывание) и интерфейсного устройства, через которое производится пе­ресылка информации (ввод или вывод).

Передача сигналов запроса и подтверждения прямого доступа к памяти между мик­ропроцессором и контроллером DMA производится по соответствующим линиям шины управления С.

Предварительно контроллер DMA программируется для выполнения указанных функций. В него вводятся начальные адреса массивов памяти в ОЗУ, с которых начинается процесс обмена, и размеры массивов, подлежащего пересылке. Обычно контроллер DMA обслуживает запросы от нескольких внешних устройств, поэтому он программируется на реализацию определенного приоритета их обслуживания в случае одновременного поступления нескольких запросов. Программирование контроллера производится путем посылки ему необходимых управляющих сообщений. Эти сообщения обычно предвари­тельно вводятся в контроллер от микропроцессора, когда он выполняет специальную программу инициализации контроллера DMA.

8.2.1. Структурная схема микропроцессора КР580ВМ80А

На рисунке 8.2.1.1. приведена структурная схема БИС КР580ВМ80А. Кратко опишем ее узлы.

Регистры данных. Для хранения участвующих в операциях данных предусмотрено семь 8-разрядных регистров. Регистр А (код 111), называемый аккумулятором, предназначен для обмена информацией с внешними устройствами (т.е. содержимое этого регистра может быть выдано либо на вход микропроцессора, либо со входа микропроцессора в него может быть принято от внешнего устройства число), при выполнении арифметических, логических операций и операций сдвига он служит источником операнда (числа, участвующие в операции), в него помещается результат выполненной операции. Шесть других регистров, обозначенных В (код 000), С (код 001) D (код 010), E (код 011), H (код 100), L (код 101), образуют блок регистров общего назначения (РОН) (название связано с тем, что в этих регистрах могут храниться как данные, так и адреса). Эти регистры могут использоваться как одиночные 8-разрядные регистры. Если необходимо хранить 16-разрядные двоичные числа, регистры объединяются в пары ВС, DE, HL.

Указатель стека. Регистр SP (16-разрядный) служит для адресации особого вида памяти, называемой стеком (организация стека будет рассмотрена ниже).

Счетчик команд. Регистр PC (16-разрядный) предназначен для хра­нения адреса команды; после выборки из оперативной памяти текущей команды содержимое счетчика увеличивается на единицу, и таким об­разом формируется адрес очередной команды (при отсутствии безуслов­ных и условных переходов).При обращении к памяти в качестве адреса может использоваться и содержимое пары регистров блока РОН. При выдаче адреса содержимое соответствующего регистра переда­ется в 16-разрядный регистр адреса РА, из которого далее через буферы адреса адрес поступает на 16-разрядную шину адреса.

Рисунок 8.2.1.1. Структурная схема БИС КР580ВМ80А

С этой шины адрес может быть принят в оперативную память. Число кодовых комбинаций 16-разрядного адреса равно 2¹⁶, каждая из этих кодовых комбинаций может определять адрес (номер) одной из ячеек оперативной памяти. Таким образом обеспечивается возможность обращения к памяти, содержащей до 2¹⁶ = 2⁶ • 2¹⁰ = 64 К 8-разрядных слов (байтов).

Арифметико-логическое устройство. В 8-разрядном АЛУ предусмотрена возможность выполнения четырех арифметических операций (сложение с передачей переноса в младший разряд и без учета этого переноса, вычитание с передачей заема в младший разряд и без него), четырех видов логических операций (конъюнкции, дизъюнкции, неравнозначности, сравнения), а также четырех видов циклического сдвига. При реализации арифметических и логических операций одним из операндов служит содержимое аккумулятора, результат операции помещается в аккумулятор. Циклический сдвиг выполняется только над содержимым аккумулятора.

Предусмотрена возможность выполнения арифметических операций над десятичными числами, представленными в коде 8421. При хранении десятичного числа разряды регистра делятся на две группы по четыре разряда, и в каждой группе разрядов хранится одна десятичная цифра, представленная в коде 8421. Таким образом, в регистре можно хранить 2-разрядное десятичное число. При выполне­нии операции суммирования десятичных цифр может потребоваться коррекция результата путем прибавления к нему числа 0110₂. Такая коррекция результата в каждой 4-разрядной группе результата в микропроцессоре выполняется схемой десятичной коррекции (СДК).

Регистр признаков (РП). Этот 5-разрядный регистр предназначен для хранения определенных признаков, выявляемых в числе, которое пред­ставляет собой результат выполнения некоторых операций. Пять триггеров этого регистра имеют следующее назначение:

триггер переноса Тс при выполнении арифметических операций уста­навливается в состояние, соответствующее переносу из старшего разряда числа, при выполнении операции сдвига – в состояние, соответствующее содержимому выдвигаемого из аккумулятора разряда;

триггер нуля Tz устанавливается в состояние 1, если результат опера­ции АЛУ или операции приращения содержимого регистра равен нулю;

триггер знака Ts устанавливается в состояние, соответствующее значению старшего разряда результата операции АЛУ или операции приращения содержимого регистра;

триггер четности Тp устанавливается в состояние 1, если число единиц в разрядах результата четное;

триггер дополнительного переноса Tv хранит возникающий при выполнении операции перенос из 4-го разряда.

Блок управления. Состоит из регистра команд, куда принимается первый байт команды, и устройства управления, формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. Управляющее устройство содержит выполненную на программируемой логической матрице управляющую память, в которой хранятся микропрограммы отдельных операций. Пользователь не может изменить содержимого управляющей памяти, а значит, и состава команд.

Буферы. Буферы данных и буферы адреса обеспечивают связь центрального процессора с внешними шинами данных и адреса. Особенность буферов состоит в том, что в каждом разряде они используют логические элементы с тремя состоя­ниями. В них кроме состояний 0 и 1 предусмотрено еще третье состояние, в котором они имеют практически бесконечное выходное сопротивление и оказываются отключенными от соответствующих шин.

8.2.2. Формат данных и команд

Данные (обрабатываемая информация и результаты обработки) хранятся в оперативной памяти и в процессоре в виде 8-разрядных двоичных чисел. Таким образом, слово имеет следующий формат:

Для команд используются одно-, двух- и трехбайтовые форматы. Однобайтовая команда занимает одну ячейку оперативной памяти.

В разрядах команды записывается вид операции, а также записываются или подразумеваются источники операндов и приемник результата.

Двухбайтовая команда занимает две ячейки оперативной памяти.

В первом байте двухбайтовой команды указывается код выполняемой операции, во втором байте приводится число, являющееся операндом, либо адрес устройства ввода или вывода при обмене данными с периферийными устройствами

Трехбайтовая команда занимает три ячейки оперативной памяти.

В пер­вом байте трехбайтовой команды указывается код выполняемой операции, во втором и третьем байтах приводится число, являющееся операн­дом, или адрес ячейки оперативной памяти, где хранится операнд или команда (в командах переходов и обращений к подпрограммам). Во всех случаях байт В₂ является младшим, байт В₃ – старшим.

8.2.3. Способы адресации

Большинство микропроцессоров выполняют обработку следующих типов целочисленных данных:

• биты;

• байты;

• слова (16 разрядов);

• двойные слова (32 разряда).

Некоторые типы микропроцессоров обрабатывают также четверные слова (64 разряда), двоично-десятичные, строки символов. В состав современных высокопроизводительных микропроцессоров входят также блоки, производящие обработку чисел, представленных в формате с плавающей точкой (блоки FPU – Floating Point Unit), и выполняющие обработку видео- и аудиоданных, для которых используются специальные форматы представления.

Обрабатываемые данные – операнды могут располагаться в регистрах или памяти (ОЗУ, ПЗУ или кэш-памяти). Выборка операнда – байта, слова или двойного слова производится в соответствии с заданным в команде номером (именем) регистра или адресом соответствующей ячейки памяти.

При размещении в памяти команд и данных используются два варианта расположения байтов в словах:

1)начиная с младшего байта («Little-Endian»);

2)начиная со старшего байта («Big-Endian»).

Различные типы микропроцессоров используют следующие основные способы адресации операндов.

1). Прямая адресация. Операнд выбирается из ячейки памяти, адрес которой содержится в команде.

2). Регистровая адресация. Операнд выбирается из регистра РЗУ, номер (имя) которого указано в команде.

3). Косвенно-регистровая адресация. Операнд выбирается из ячейки памяти, адрес которой содержится в регистре РЗУ, указанном в команде.

4). Косвенно-регистровая адресация со смещением. Операнд выбирается из ячейки памяти, адрес которой является суммой содержимого указанного в команде регистра РЗУ и заданного в команде смещения (смещение может быть положительным или отрицательным числом).

5). Косвенно-регистровая адресация с индексированием и смещением. Операнд выбирается из ячейки памяти, адрес которой является суммой содержимого указанного в команде регистра, индексного регистра и заданного в команде смещения

6). Относительная адресация. Операнд выбирается из ячейки памяти, адрес которой является суммой текущего содержимого программного счетчика PC и заданного в команде смещения (числа со знаком). Этот способ адресации часто используется для формирования адреса ко­манды, к которой переходит программа при выполнении команд ветвления

7). Непосредственная адресация. В этом случае операнд непосредственно содержит­ся в поступившей команде, размещаясь следом за кодом операции (КОП).

Для выполнения какой-либо операции в команде должно содер­жаться указание вида операции, а также, откуда берутся участвующие в операции числа и куда помещается результат выполненной операции (т.е. указание об источниках и приемнике операндов). Под способами адресации понимают способы указания источников и приемников операндов. Опишем способы адресации, которые ис­пользуются в микропроцессоре.

Прямая адресация. При этом способе адресом операнда является ука­занный в команде (в байте кода операции) адрес регистра микропроцес­сора. Адреса регистров приведены в следующей таблице:

Под М понимается ячейка оперативной памяти, адресом которой служит содержимое пары регистров HL.

Покажем некоторые примеры команд с прямой адресацией, взятых из приведенной в таблице 8.2.3.2. системы команд микропроцессора. Здесь под мнемоникой команды понимают её сокращенное обозначение, облегчающее запоминание команды.

В кодовой комбинации команды 01 001 010 два старших разряда (01) определяют вид операции (операция пересылки содержимого одного регистра в другой), в последующих двух 3-раз­рядных группах (001 и 010) приведены адреса регистров С и D. Команда представляет операцию пересылки в регистр С содержимого регистра D.

В команде 10 000 010 пять старших разрядов (10 000) представляют вид выполняемой операции (операции суммирования); в трех младших разрядах (010) указан адрес регистра D, служащего источником операнда. При выполнении операции суммирования источником другого операнда и приемником результата выполненной операции является аккумулятор А.

Непосредственная адресация. При этом способе адресации операнды (один или два) задаются непосредственно в команде вслед за байтом кода операции во втором байте либо во втором и третьем байтах.

Примеры команд с непосредственной адресацией

Команда с мнемоникой ADI предусматривает суммирование содержимого аккумулятора с числом, приведенным во втором байте команды (в примере это число равно 4С₁₆).

Команда MVI производит пересылку числа, приведенного во вто­ром байте команды (в примере это число равно 4Е₁₆), в регистр D, адрес которого (010) указан в разрядах D₅ D₄ D₃ первого байта команды.

Команда LXI производит пересылку чисел, приведенных во втором и третьем байтах (в примере – чисел 65₁₆ и А5₁₆),соответственно в младший и старший регистры пары регистров DE. В разрядах D₅ D₄ D₃ первого байта пара регистров указана адресом (010) одного из регистров этой пары.

Косвенная адресация. При этом способе адресации в команде отмечается пара регистров блока РОН (путем указания адреса одного из регистров этой пары), содержимое которой служит адресом, по которому в оперативной памяти находится операнд.

Примеры команд с косвенной адресацией

Здесь запись [(ВС)] означает ячейку памяти, адресом которой служит содержимое пары регистров ВС.

По команде LDAX В аккумулятор загружается содержимым ячейки оперативной памяти, адресом которой служит содержимое пары регистров ВС (для указания именно этой пары регистров в разрядах D₅ D₄ D₃ команды приведен адрес 001 регистра С).

По команде STAX В содержимое аккумулятора запоминается в ячейке, адресом которой служит содержимое пары регистров ВС (для указания пары регистров в разрядах D₅ D₄ D₃ команды приведен адрес 000 регистра В).

Стек – память с определенной (упрощенной) формой адресации. В микропроцессорной системе на МПК КР580 стек организуется следующим образом. В ОЗУ команды размещаются в ячейках с младшими, последовательно нарастающими адресами. Стек использует ячейки со старшими адресами, и по мере заполнения стека занимаются ячейки с адресами, последовательно убывающими (рисунке 8.2.3.1,а). Особенность организации стека состоит в следующем. Указатель стека SP содержит так называемый адрес входа в стек; при чтении из стека производится выборка содержимого ячейки по адресу входа в стек (адресу, хранящемуся в SP); при записи в стек вводимое в стек число помещается в ячейку с адресом, на единицу меньшим содержимого SP; одновременно с записью и чтением изменяется содержимое SP: при записи уменьшается, а при чтении увеличивается на единицу.

Рисунок 8.2.3.1.

Обмен со стеком производится двухбайтовыми словами, занимающими две ячейки памяти. Пусть указатель стека хранит адрес А.. При вводе нового слова его байты должны быть помещены в пару соседних со входом в стек ячеек, имеющих адреса А – 1 и А – 2. Таким образом, ввод в стек сводится к следующей последовательности действий: содержимое SP уменьшается на единицу и по образующемуся адресу помещается старший байт вводимого двухбайтового слова; затем содержимое SP вновь уменьшается на единицу и по образующемуся адресу помеща­ется младший байт вводимого слова (рисунок 8.2.3.1.б). Мы видим, что SP каждый раз указывает адрес ячейки, являющейся входом в стек.

Вывод данных из стека производится также двухбайтовыми словами. При этом каждый раз доступна для чтения лишь ячейка, адрес которой содержится в SP. Если указатель стека хранит адрес А, то байты выводимого из стека слова выбираются из ячеек памяти, имеющих адреса А и А 1. Таким образом, выбор слова из стека сводится к такой последовательности действий: чтение младшего байта выводимого слова из ячейки, адресом которой служит содержимое SP, и увеличение содержимого SP на единицу; затем чтение старшего байта выводимого слова по адресу, хранящемуся в SP, и увеличение содержимого SP на единицу (рис. 5.6, в).

О таком принципе функционирования, когда читается последняя помещенная в память информация, говорят как о принципе «последним вошел – первым вышел». Как видим, при записи и чтении производится обращение в ячейку, адрес которой связан с содержимым SP. Это упрощает адресацию памяти, но исключает возможность обращения в произвольную ячейку памяти.

Рассмотрим некоторые команды операций со стеком.

Установка в SP некоторого начального значения производится по команде пересылки SPHL (11 111 001), по которой в SP пересылается содержимое пары регистров HL.

Команда ввода из пары регистров DE в стек: PUSH D (11 010 101). В разрядах D₅ D₄ D₃ кодовой комбинации команды указан адрес 010 старшего регистра пары DE. По этой команде выполняются следующие действия:

SP ← (SP) — 1, [(SP)] ← (D), SP ← (SP) — 1, [(SP)] ← (Е).

Команда пересылки из стека в пару регистров DE: POP D (11 010 001). Здесь в разрядах D₅ D₄ D₃ кодовой комбинации команды указан адрес 010 старшего регистра пары DE. По данной команде выполняются действия:

Е ← [(SP)], SP ← (SP) 1, D ← [(SP)], SP ← (SP) 1.

8.2.4. Система команд

Микропроцессоры выполняют набор команд, которые реализуют следующие основ­ные группы операций:

1. операции пересылки;

2. арифметические операции;

3. логические операции;

4. операции сдвига;

5. операции сравнения и тестирования;

6. битовые операции;

7. операции управления программой;

8. операции управления процессором.

При описании команд обычно используются их мнемонические обозначения (мнемокоды), которые служат для задания команды при программировании на языке ассемблера. Мнемокоды являются сокращениями соответствующих английских слов, определяющих выполняемую операцию.

Команды пересылки. Основной командой этой группы является команда MOV, кото­рая обеспечивает пересылку данных между двумя регистрами или между регистром и ячейкой памяти.

Команды ввода IN и вывода OUT реализуют пересылку данных из регистра процессора во внешнее устройство или прием данных из внешнего устройства в регистр. В этих командах задается номер интерфейсного устройства (порта ввода-вывода), через которое производится передача данных.

Команды арифметических операций. Основными в этой группе являются команды сложения, вычитания, умножения и деления, которые имеют ряд вариантов. Команды сложения ADD и вычитания SUB выполняют соответствующие операции с содержимым двух регистров, регистра и ячейки памяти или с использованием непосредственного операнда. Команды ADC, SBB производят сложение и вычитание с учетом значения признака С, ус­танавливаемого при формировании переноса или заема в процессе выполнения предыдущей операции. С помощью этих команд реализуется последовательное сложение операндов, число разрядов которых превышает разрядность процессора. Команда NEG изменя­ет знак операнда, переводя его в дополнительный код.

Операции умножения и деления могут выполняться над числами со знаком (команды IMUL, IDIV) или без знака (команды MUL, DIV). Один из операндов всегда размещается в регистре, второй может находиться в регистре, ячейке памяти или быть непосредственным операндом. Результат операции располагается в регистре. При умножении (команды MUL, IMUL) получается результат удвоенной разрядности, для размещения которого используется два регистра. При делении (команды DIV, IDIV) в качестве делимого используется операнд удвоенной разрядности, размещаемый в двух регистрах, а в качестве ре­зультата в два регистра записывается частное и остаток.

Команды логических операций. Практически все микропроцессоры производят логи­ческие операции И, ИЛИ, Исключающее ИЛИ, которые выполняются над одноименными разрядами операндов с помощью команд AND, OR, XOR. Операции выполняются над содержимым двух регистров, регистра и ячейки памяти или с использованием непосредственного операнда. Команда NOT инвертирует значение каждого разряда операнда.

Команды сдвига. Микропроцессоры осуществляют арифметические, логические и циклические сдвиги адресуемых операндов на один или несколько разрядов. Сдвигаемый операнд может находиться в регистре или ячейке памяти, а число разрядов сдвига задается с помощью непосредственного операнда, содержащегося в команде, или определяется содержимым заданного регистра. В реализации сдвига обычно участвует признак переноса С в регистре состояний (SR или EFLAGS), в котором располагается после­дний разряд операнда, выдвигаемый из регистра или ячейки памяти.

Выполнение основных команд сдвига показано на рисунке 8.2.4.1.:

– логические сдвиги влево (команда SHL) и вправо (команда SHR),

– арифметический сдвиг влево (команда SAL),

– циклические сдвиги выполняются с включением признака С в цепь переноса (команды RCL, RCR),

– циклические сдвиги выполняются с использованием признака С для хранения последнего выдвигаемого разряда операнда (команды ROL, ROR)

Рисунок 8.2.4.1. Выполнение основных команд сдвига.

Команды сравнения и тестирования. Сравнение операндов обычно осуществляется с помощью команды СМР, которая производит вычитание операндов с установкой значений признаков N, Z, V, С в регистре состояния в соответствии с полученным результатом. При этом результат вычитания не сохраняется и значения операндов не изменяются. Последующий анализ полученных значений признаков позволяет определить относительное значение (>,<, = ) операндов со знаком или без знака. Использование различных способов адресации позволяет производить сравнение содержимого двух регистров, регистра и ячейки памяти, непосредственно заданного операнда с содержимым регистра или ячейки памяти.

Некоторые микропроцессоры выполняют команду тестирования TST, которая является однооперандным вариантом команды сравнения. При выполнении этой команды устанав­ливаются признаки N, Z в соответствии со знаком и значением (равно или не равно нулю) адресуемого операнда.

Команды битовых операций. Эти команды производят установку значения признака С в регистре состояний в соответствии со значением тестируемого бита b_n в адресуемом операнде. В некоторых микропроцессорах по результату тестирования бита производится установка признака Z. Номер тестируемого бита n задается либо содержимым указанного в команде регистра, либо непосредственным операндом.

Команды данной группы реализуют разные варианты изменения тестируемого бита. Команда ВТ сохраняет значение этого бита неизменным. Команда BTS после тестирова­ния устанавливает значение b_n = 1, а команда ВТС — значение b_n = 0. Команда ВТС инвертирует значение бита b_n после его тестирования.

Команды управления программой можно разделить на несколько групп:

– команды безусловной передачи управления;

– команды условных переходов;

– команды организации программных циклов;

– команды прерывания;

– команды изменения признаков.

Безусловная передача управления производится командой JMP, которая загружает в программный счетчик PC новое содержимое, являющееся адресом следующей выполняемой команды. Этот адрес либо непосредственно указывается в команде JMP (пря­мая адресация), либо вычисляется как сумма текущего содержимого PC и заданного в команде смещения, которое является числом со знаком (относительная адресация). Так как PC содержит адрес очередной команды программы, то последний способ задает адрес перехода, смещенный относительно очередного адреса на заданное число байтов. При положительном смещении производится переход к последующим командам программы, при отрицательном смещении – к предыдущим.

Вызов подпрограммы также производится путем безусловной передачи управления с помощью команды CALL (или JSR). Однако в этом случае перед загрузкой в PC нового содержимого, задающего адрес первой команды подпрограммы, необходимо сохранить его текущее значение (адрес очередной команды), чтобы после выполнения подпрограммы обеспечить возвращение к основной программе (или к предыдущей подпрограмме при вложении подпрограмм). Текущее содержимое PC обычно сохраняется в стеке, который организуется в ОЗУ. После выполнения подпрограммы выполняется безусловная передача управления исходной программе с помощью команды возврата из подпрограммы RET, которая выбирает из стека и загружает в PC его старое содержимое.

Команды условных переходов (ветвлений программы) производят загрузку в PC нового содержимого, если выполняются определенные условия, которые обычно задаются в соответствии с текущим значением различных признаков в регистре состояния. Если условие не реализуется, то выполняется следующая команда программы. В таблице 8.2.3.1 приведены типовые команды условных переходов, которые реализуются в большинстве микропроцессоров (мнемокоды команд даны для процессоров Pentium).

Таблица 8.2.3.1. Типовые команды условных переходов

В качестве условия часто используется относительное значение двух операндов, определяемое с помощью команды сравнения СМР. Например, равенство операндов опреде­ляется значением признака нуля Z после команды СМР: операнды равны, есл Z = 1 (результат равен 0); не равны, если Z = 0 (результат не равен 0.

Команды организации программных циклов осуществляют условный переход в зависимости от значения содержимого заданного регистра, который используется как счетчик циклов. Например, в процессорах Pentium для организации циклов используется команда LOOP и регистр ЕСХ. Команда LOOP уменьшает содержимое ЕСХ на 1 (декремент) и проверяет полученное значение. Если содержимое ЕСХ = 0, то выполняется переход к команде, адрес которой определяется с помощью относительной адресации (смещение задано в команде LOOP). Если ЕСХ=0, то выполняется следующая команда программы. Команда LOOP обычно ставится в конце цикла, обеспечивая его выполнение n раз, где n задается начальным значением ЕСХ.

Команды прерываний INT обеспечивают переход к одной из программ обслуживания исключений и прерываний (обработчику прерываний О). При этом текущее содержимое PC и регистра состояния заносится в стек. Каждая из программ обработки соответствует определенному типу исключения или прерывания. Например, в процессорах Pentium выбор программы обработки определяется 8-разрядным операндом, задаваемым во втором байте команды INT. Вызов соответствующей программы обслуживания производится с помощью таблицы, в которой содержатся векторы исключений (прерываний) – адреса первых ко­манд программ обслуживания. Каждый вектор задает необходимое содержимое PC, загрузка которого обеспечивает переход к выполнению первой команды программы обслуживания. Команда IRET обеспечивает возврат из подпрограммы обслуживания прерывания путем извлечения из стека и восстановления содержимого программного счетчика и реги­стра состояния, соответствующих прерванной процедуре.

Команды управления признаками обеспечивают запись-чтение содержимого регистра состояния, в котором хранятся признаки, а также изменение значений отдельных признаков. Например, в процессорах Pentium реализуются команды LAHF и SAHF, которые выполняют загрузку младшего байта, где содержатся признаки, из регистра состояния EFLAG в млад­ший байт регистра ЕАХ и заполнение младшего байта EFLAGS из регистра ЕАХ. Команды CLC, STC осуществляют установку значений признака переноса CF = 0, CF = 1, а команда CMC вызывает инвертирование значения этого признака. Так как признаки определяют ход выполнения программы при условных переходах, то команды изменения признаков обычно используются для управления программой.

Команды управления процессором. К этой группе относятся команды останова, отсутствия операции и ряд команд, определяющих режим работы процессора или его отдельных блоков. Команда HLT прекращает выполнение программы и переводит процессор в состояние останова, выход из которого происходит при поступлении сигналов прерывания или перезапуска (Reset). Команда NOP («пустая» команда), которая не вызывает выполнения каких-либо операций, служит для реализации программных задержек или заполнения пропусков, образовавшихся в программе.

Специальные команды CLI, STI запрещают и разрешают обслуживание запросов прерывания, устанавливая соответствующее значение бита управления I в регистре состояния процессора. В процессорах Pentium для этого используется бит управления (флаг) IF в регистре EFLAGS.

Многие современные микропроцессоры выполняют команду идентификации, которая позволяет пользователю или другим устройствам получить информацию о типе процессора, используемого в данной системе. В процессорах Pentuim для этого служит команда CPUID, при выполнении которой необходимые данные о процессоре поступают в регистры ЕАХ, ЕВХ, ЕСХ, EDX и могут затем считываться пользователем или операционной системой.

В процессорах, которые имеют внутреннюю кэш-память, реализуются специальные команды, управляющие ее работой. При поступлении этих команд производится очистка (аннулирование содержимого) кэш-памяти, обеспечивается запись в ОЗУ определенных строк кэш-памяти и некоторые другие операции.

8.2.5.1 .Программирование последовательных участков алгоритма

Рассмотрим программирование участков алгоритма, не содержащих разветвлений.

Пример. Требуется принять из ОЗУ два числа, хранящихся в соседних ячейках с адресами 0276₁₆ и 0277₁₆ и, вычислив сумму чисел, поместить ее в ОЗУ на место второго из суммируемых чисел.

На рисунке 8.2.5.1.1 приведена схема алгоритма решения данной задачи микропроцессором серии КР580. Рассмотрим операции, выполняемые в каждом из блоков схемы алгоритма.

Рисунок 8.2.5.1.1

Блок 1: в пару регистров HL заносится адрес первого числа.

Блок 2: в аккумулятор принимается содержимое ячейки ОЗУ (первое число), адресом которой служит содержимое пары регистров HL; эта операция выполняется командой пересылки «регистр – регистр» (мнемоническое обозначение команды MOV A, M).

Блок 3: в паре регистров HL формируется адрес второго числа; эта операция выполняется командой приращения пары регистров (мнемоника команды INX Н).

Блок 4: вычисляется сумма содержимого аккумулятора (А) и содер­жимого ячейки ОЗУ (М), адресом которой служит содержимое пары регистров HL; операция выполняется командой суммирования ADD M.

Блок 5: полученная в аккумуляторе сумма пересылается в память; выполняющая эту операцию команда имеет мнемонику MOV M, А.

В таблице приведена программа рассматриваемой задачи с представлением команд в кодовых комбинациях.

Команды программы при отсутствии условных и безусловных переходов (так называемой последовательной программы) размещаются в ячейках памяти с последовательно нарастающими адресами.

При построении данной программы размещение команд произведено, начиная с ячейки, имеющей адрес 0050₁₆.

Общее число тактов, необходимых для выполнения приведенных пяти команд, N_т= 10 7 5 7 7 = 36, и при длительности тактового периода Т= 0,5 мкс общее время их исполнения t_исп= N_т* T=36 0,5 = 18 мкс.

8.2.5.2. Программирование разветвлений

Пример. Требуется проанализировать содержимое младшего раз­ряда числа, хранящегося в регистре В микропроцессора. Если оно равно нулю, то к содержимому регистра В следует прибавить содержимое регистра С; если оно равно единице, то к содержимому регистра В следует прибавить содержимое регистра D.

На рисунке 8.2.5.2.1. показана схема алгоритма решения этой задачи.

Рисунок 8.2.5.2.1.

Блоки 1 и 2 осуществляют передачу содержимого младшего разряда регистра В в триггер Тс регистра признаков.

Блок 3 реализует разветвление по содержимому триггера Тс: в зависимости от значения содержимого этого триггера.

Блок 4 в аккумулятор передается содержимое регистра С

Блок 5 в аккумулятор передается содержимое регистра D

Блок 6 осуществляет сложение.

Блок 7 полученную в аккумуляторе сумму пере­сылает в регистр В.

В таблице приведена программа данной задачи.

8.2.5.3. Программирование циклических вычислительных процессов

Рассмотрим выполнение операции кодового умножения двух вось­миразрядных чисел без знака. Пусть множимое хранится в паре регистров DE, где оно занимает младший регистр Е, старший регистр D пары регистров установлен в нуль. Будем считать, что множитель хранится в аккумуляторе А.. 16-разрядное произведение будем формировать в паре регистров HL.

Процесс получения произведения организуем следующим образом. Будем анализировать разряды множителя, начиная с его старшего раз­ряда. В соответствии с этим частичные произведения будут формироваться, начиная со старшего частичного произведения. Накопление суммы частичных произведений будем производить в паре регистров HL, т. е. к содержимому предварительно сброшенной в нуль пары регистров HL вначале прибавим восьмое частичное произведение; затем, сдвинув на один разряд влево содержимое пары регистров HL, приба­вим седьмое частичное произведение, и так далее, пока не будут просум­мированы все частичные произведения.

Таким образом, этот процесс носит циклический характер: цикл, содержащий операции сдвига влево содержимого пары регистров HL, формирования и прибавления к содержимому пары регистров HL оче­редного частичного произведения, должен быть повторен восемь раз.

Для счета числа повторений цикла организуем счетчик на регистре В. В этот регистр предварительно занесем число 8 и после каждого повторения цикла будем вычитать единицу из содержимого регистра В, проверяя затем, равно ли нулю его содержимое.

При достижении нулевого значения производится выход из цикла.

На рисунке 8.2.5.3.1. представлена схема алгоритма.

Рисунок 8.2.5.3.1.

Блок 1 производит установку нулевого значения в паре регистров HL.

Блок 2 устанавливает в регистре В (счетчике) начальное значение 8.

Блок 3 производит сдвиг на один разряд влево содержимого пары регистров HL; эта операция выполняется путем удвоения содержимого пары регистров:

HL ← (HL) (HL).

Блок 4 предназначен для ана­лиза очередного разряда множителя; для этого содержимое аккумулятора А сдвигается влево, в результате чего очередной разряд хранимого в нем множителя передается в триггер Тс регистра при­знаков.

Блок 5 производит разветвление по содержимому триггера Тс.

Блок 6 при (Тс) = 1 выполняется операция прибавления множимого (содержимого пары регистров DE) к сумме предыдущих частичных произведений в паре регистров HL. При (Тс) = 0 операция суммирования не выполняется, по команде условного перехода осуществляется переход к команде блока 7.

Блок 7 производит вычитание единицы из содержимого счетчика (регистра В).

Блок 8 вы­полняет разветвление по содержимому триггера Tz регистра признаков. Если при выполнении команды блока 7 в регистре В образуется нулевое значение, в триггере Tz устанавливается 1, происходит выход из цикла и переход к очередной команде. Если содержимое регистра В не равно нулю, то в триггере Tz устанавливается 0 и команда условного перехода производит переход к команде блока 3, вызывая очередное повторение выполнения тела цикла.

В таблице приведена программа рассматриваемой операции умножения.

В цикле выполняются команды блоков 3 – 8. Определим количество тактов N_т1, требуемое для однократного прохождения цикла алгоритма. При этом будем полагать, что во всех разрядах множителя содержатся единицы (случай с точки зрения быстродействия наиболее тяжелый):

Число тактов при восьмикратном прохождении цикла

8.3.1. Общая характеристика интерфейсов

Современные МПС имеют магистрально-модульную организацию, основанную на принципах агрегирования и унификации. Модульность (агрегирование) – это разделение МПС на простые функционально и конструктивно законченные блоки, называемые модулями, например: модуль микропроцессора, модуль памяти и т.д.

Унификация состоит в оптимизации состава модулей, связей между ними и в их конструктивных оформлениях.

Связь устройств МПС одного с другим осуществляют с помощью сопряжений, называемых интерфейсами.

Интерфейс – это совокупность информационно ­ логических, электрических и конструктивных средств и требований (правил), которые обеспечивают оптимальный алгоритм взаимодействия всех модулей МПС.

Информационно-логические требования определяют структуру и состав линий и сигналов, способы кодирования и форматы данных, адресов и команд, протоколов обмена для разных режимов и фаз работы. Они непосредственно влияют на пропускную способность, надежность обмена и аппаратурные расходы.

Электрические требования задают необходимые статические и динамические параметры сигналов на сигнальных линиях интерфейса: уровни напряжений, дли­ельность фронтов, нагрузочная способность, помехоустойчивость и др.

Конструктивные требования указывают на тип соединительных элементов и распределение линий по их контактам, геометрические размеры плат, каркаса и другие признаки.

Сигнальная линия – это проводник (электрическая цепь), который физически соединяет источник и приемник информации. Совокупность сигнальных линий, по которым передают сигналы одинакового функционального назначения, называют шиной.Различают шины данных, адреса и управления.

Интерфейс должен обеспечивать:

– построение машин с переменным составом оборудования (переменной конфигурацией, открытостью архитектуры);

– параллельное во времени выполнение программ и процедур ввода-вывода;

– увеличение скорости обмена информацией;

– упрощение и стандартизацию программирования операций ввода-вывода и их независимость от особенностей периферийных устройств,

– автоматическое распознавание и реакцию ЦП на разнообразные ситуации в ПУ (готовность устройства, отсутствие носителя данных, нарушение нор­мальной работы).

Особенно актуальным является решение этих задач для машин большой про­изводительности, которые содержат сотни различных внешних устройств.

Периферийные устройства соединяются с интерфейсом МПС при помощи контроллеров периферийных устройств (КПУ), которые обеспечивают выполнение каждым ПУ своих специфических функций.

Термин “интерфейс” применяют как к аппаратуре МПС, так и к ее программно­му обеспечению.

8.3.2. Классификация интерфейсов

Интерфейсы классифицируют по следующим основным признакам.

По функциональному назначению интерфейсы подразделяются на такие типы:

– внутренние – внутриплатные, межплатные и системные;

– внешние – для периферийных устройств, для локальных сетей, для рас­пределенных систем управления (рисунок 8.3.2.1.).

Рисунок 8.3.2.1. Классификаций интерфейсов по функциональному назначению

По направлению обмена информацией различают следующие интерфейсы:

· симплексные – обмен в одном направлении (рисунок 8.3.2.2, а);

· полудуплексные – поочередный обмен в двух направлениях (рисунок 8.3.2.2, б);

· дуплексные – одновременный обмен в двух направлениях (рисунок 8.3.2.2, в);

· мультиплексные – обмен реализуется с помощью общей магистрали (ши­ны), в которой в каждый момент времени взаимодействуют источник и при­емник информации (рисунок 8.3.2.2,, г).

Рисунок 8.3.2.2. Направления обмена информацией: а – симплексное; б – полудуплексное; в – дуплексное; г – мультиплексное

Все устройства (модули), подключаемые к каналу передачи данных, называются абонентами (АБ).

По структуре связей между абонентами МПС различают интерфейсы с ради­альным, кольцевым, каскадным и магистральным подключениями (рисунок 8.3.2.3).

В ра­диальных интерфейсах (рисунок 8.3.2.3, а) к ЦП с помощью двунаправленных шин и заданного приоритета подключаются абоненты (рабочие станции, удаленные периферийные устройства, схемы промышленной автоматики). Сообщения между абонентами передаются через ЦП, который выполняет функции концентратора и обеспечивает независимость и параллельность работы абонентов. Радиальный интерфейс – логически простой, однако требует больших аппаратных затрат. Кроме этого, его живучесть зависит от надежности ЦП.

Рисунок 8.3.2.3. Структура соединений абонентов: а – радиальная; б – кольцевая; в – каскадная; г – магистральная

В кольцевом интерфейсе (рисунок 8.3.2.3, б) каждый абонент связан с двумя соседними. В кольце могут одновременно циркулировать несколько сообщений от источников к приемникам на основе заданных способов адресации и управления. При расширении МПС дополнительные модули включаются в кольцо системы. Недостатком кольцевых интерфейсов является сложность взаимодействия абонентов.

В каскадных интерфейсах (рисунок 8.3.2.3, в) абоненты соединены по цепочке и обслуживаются в порядке их подключения к линиям интерфейса. Каскадные интерфейсы характеризуются малым числом линий и ограничением по скорости.

В магистральных интерфейсах (рисунок 8.3.2.3, г) используется коллективная шина, которую также называют магистралью. Информация, передаваемая по магистрали, доступна всем абонентам, которые к ней подключены. Обычно в каждый момент времени только один абонент может быть источником информации. Приоритет абонентов определяется арбитром шины (АШ). Магистральный интерфейс является гибким, экономичным и используется в большинстве системных интерфейсов МПС.

По способу передачи информации во времени различают следующие интер­фейсы:

· синхронные – с фиксированной длительностью операций обмена;

· асинхронные – с переменной длительностью операций обмена;

· синхронно-асинхронные – с комбинированным соединением двух спосо­бов.

По разрядности передаваемых данных различают интерфейсы с параллельным (словами), последовательным (битами) и параллельно-последовательным обменами.

К классификационным признакам интерфейсов МПС также относят:

· организацию прерываний (векторный или последовательный опрос) и прямого доступа к памяти;

· способ арбитража доступа модулей к шинам (параллельный, последовательный, циклический);

· число линий адресации данных, управления, синхронизации;

· длину и тип линий связи (проводники, радиоканал, волоконно-оптический тип);

· максимальное число абонентов, которые могут одновременно подключаться к шине;

· способ адресации устройств периферии – с собственным адресным про­странством (характерно для изделий фирмы Intel) или с отображением на адресное пространство памяти (используется в изделиях фирмы DEC).

8.3.3. Системные интерфейсы

В МПС широко используются параллельные системные стандартные интер­фейсы, в которых унифицируются: форматы команд и данных и процедуры обмена; алгоритм функционирования; состав и типы линий связи; быстродействие передачи; конструктивные требования; допустимые расстояния между модулями системы; возможность расширения и совместимость с предыдущими интерфейсами.

Для обеспечения высоких скоростей обмена информацией используют асин­хронные мультиплексные интерфейсы с параллельным способом передачи инфор­мации. К ним относятся: восьмиразрядные – Microbus; 16-разрядные – Unibus; Q-bus; Multibus I; 32-разрядные – Vercabus. Основные технические характеристики этих интерфейсов представлены в таблице 8.3.3.1.

Таблица 8.3.3.1.

Интерфейс Multibus I (стандарт российский – И41, зарубежный – IEEE-796) предназначен для построения микро-ЭВМ, ПЭВМ и сосредоточенных многопроцессорных МПС. Он обеспечивает:

· четыре операции обмена – запись в память или порт, чтение памяти или порта;

· прямой доступ к памяти и обработки прерываний программы;

· использование двух независимых адресных пространств для адресации ячеек памяти и внешних устройств (их портов);

· функционирование на основе принципа – ведущий (задатчик) и ведомый (исполнитель).

Сигналы на линиях интерфейса активны при низких уровнях напряжений, назначения линий и сигналов на них совпадают.

Магистраль содержит следующие основные функциональные группы линий и сигналов на них (цифры даны в шестнадцатеричной системе счисления):

· передачи адреса: — с возможностью расширения до — на дополнительном разъединителе. Сигнал позволяет считывание старшего байта данных, а сигнал разрешает запись адреса во внешний регистр-фиксатор;

· передачи данных: — обеспечивает двунаправленную передачу слов или байтов данных. Информация на ШД может выдаваться только задатчиком. Линии и предназначены для передачи сигналов четности младшего и старшего байтов данных. На линии , подают сигналы запрета обращения к ОЗУ или ПЗУ соответственно;

· управление передачей данных: , – запись в память или порт; , – чтение памяти или порта, – подтверждение передачи;

· синхронизации и арбитража приоритетов: , – синхронизация шины и системных модулей; – шина занята; , – запрос и совместный запрос шины; , – вход и выход разрешения приоритета;

· управления состояниями системы; – начальная установка; – останов; — дополнительный сброс; – ожидание;

· управление электропитанием и его контроль: – снижение напряже­ния в сети или ее неисправность; – прерывание при неисправности электропитания; – защита памяти.

Электропитание: плюс 5 В – девять линий питания; плюс 12 В–три линии дополнительного питания; плюс 12В, минус 12В–по две линии дополнительного питания; GND – 23 линии заземления.

К интерфейсам Multibus I относят системную магистраль персонального компьютера IBM PC/AT-bus.

Интерфейс Multibus II используют в многопроцессорных 16- и 32-разрядных МПС. Он содержит три основные и три дополнительные магистрали.

Основная магистраль системы – параллельная система iPSB (Parallel System Bus), предназначенная для организации обмена данными с производительностью до 40 Мбайт/с. Магистраль имеет пять групп линий, возможен обмен восьми-, 16-, 24- и 32-разрядными данными. Адреса передаются по 32-разрядной мультиплексной ШАД.

Магистраль iLBX обеспечивает быстродействующий локальный обмен данными с памятью. Асинхронная немультиплексная шина iLBX предназначена для расширения ШВВ. Асинхронная мультиплексная магистраль MDMA обеспечивает прямой доступ к отдаленной памяти.

Магистраль iSSB предназначена для создания последовательной системной шины. Локальная шина связи с модулями промышленной телеуправляемой системы использует магистраль BitBus.

В наше время большинство стандартных системных интерфейсов МПС опти­мизированы для конкретных типов микропроцессоров.

8.3.4. Интерфейсные микросхемы

В МПС широко используют интерфейсные микросхемы, реализующие типовые функции, а именно: генерацию тактовых импульсов, запоминание адресов, обеспечение двунаправленного обмена данными между модулями системы, выработку сигналов управления записью-считыванием памяти или в портах, арбитража, приоритетного доступа к системной шине многих микропроцессоров и т.д.

В составе МПК КР580 и К1810 имеется большой набор интерфейсных микро­схем (аналогов изделий фирмы Intel). Рассмотрим некоторые из них.

Генератор тактовых импульсов обеспечивает синхронизацию работы МПС. В составе МПК К1810 имеется микросхема К1810ГФ84 (далее ГФ84), предназначенная для формирования серий синхроимпульсов, сигналов сброса и готовности системы на основе микропроцессора ВМ86.

Генератор ГФ84 характеризуется: схемотехнологией – ТТЛШ; частотой синхронизации – до 80 МГц; напряжением питания – плюс 5 В и потребляемой мощностью – 0,7 Вт; амплитудой импульсов – 4,5 В (рисунок 8.3.4.1.).

Рисунок 8.3.4.1. Структура ГТИ К1810ГФ84

Микросхема ГФ84 содержит схемы задающего генератора G, делители частоты на три DIV3 и два DIV2, которые вместе с логическими элементами вырабатывают прямоугольные импульсы CLK, PCLK и синусоидальный сигнал OSC. Они предназначены соответственно для тактирования работы микропроцессора ВМ86, портов периферии или внешних устройств системы. Сигналы синхронизации могут формироваться из колебаний основной частоты кварцевого резонатора, подключенного к входам Z1 и Х2 (рисунок 8.3.4.2.).

Рисунок 8.3.4.2. Генератор тактовых импульсов ГФ84: а – условное графическое обозначение; б – схема подключения кварцевого резонатора

С помощью LC-фильтра, соединенного с входом TANK, можно изменить частоту колебаний резонатора.

Генератор может синхронизироваться и от внешнего источника сигналов, который подключается ко входу EFI. Режим синхронизации задают уровнем сигнала на входе F/: при высоком – от внешнего генератора, при низком – от кварцевого генератора. В обоих режимах синхронизации частота сигналов CLK вдвое больше частоты PCLK, однако в три раза меньше частоты OSC или внешнего генератора (рисунок 8.3.4.3, а).

Рисунок 8.3.4.3. Временные диаграммы сигналов: а – синхронизации; б – готовности

Вход CSYN служит для синхронизации нескольких ГТИ системы: если CSYN = 1, то на выходах CLK и PCLK устанавливаются высокие уровни; при CSYN = 0 на выходы CLK и PCLK поступают синхросерии.

Схема формирования сигнала сброса RESET имеет на входе триггер Шмидта, а на выходе – D-триггер, который формирует фронт сигнала RESET по спаду CLK. Обычно ко входу подключается RС-цепь, которая обеспечивает автоматическое формирование сигнала сброс при включении источника напряжения.

Схема формирования сигнала готовности к обмену данными RDY построена с учетом шины Multibus. Она имеет две пары одинаковых сигналов RDY1, и RDY2, , объединенных схемой И ИЛИ:

REDYREDYIAENIREDY2AEN2.

D-триггер формирует фронт сигнала RDY по спаду CLK и подает его на вход готовности микропроцессора.

Буферные регистры и двунаправленные шинные формирователи обеспечивают в МПС соответственно временное хранение (фиксацию) адреса с выходов ЦП и двунаправленный обмен данными между локальной и системной шинами. В составе МПК КР580 для выполнения этих функций имеется регистр КР580ИР82 (далее ИР82) и шинный формирователь КР580ВА86 (далее ВА86).

Восьмиразрядный буферный регистр ИР82

Восьмиразрядный буферный регистр ИР82 с тремя состояниями характеризуют следующие параметры: схемотехнология – ТТЛШ; число транзисторов на кристалле – 524; напряжение питания – плюс 5В и потребляемая мощность 1 Вт.

Регистр ИР82 имеет восемь триггеров, стробированная запись данных в которые выполняется по сходам DI7-DI0 при значении сигнала STB = 1 (рисунок 8.3.4.4). Прямые выходы D07-D00 регистра подключены к буферным схемам SW тремя состояниями.

При значении сигнала 0 буферы открываются и данные передаются на выход. Если =1, то буферы устанавливаются в Z-состояние. Сигнал не влияет на состояние триггеров и функцию записи информации.

Рисунок8.3.4.4. Буферный регистр ИР82: а – условное обозначение; б –функциональная схема

Шинный формирователь ВА86 обеспечивает двунаправленный обмен данными между локальной и системной шинами, усиление сигналов и отключение от шины в определенные моменты времени. Микросхема ВА86 характеризуется следующими параметрами: ТТЛШ схемотехнологией, числом транзисторов на кристалле – 567; напряжением питания – плюс 5 В и потребляемой мощностью – 1 Вт.

Шинный формирователь (ШФ) имеет двунаправленные входы-выходы А7-А0 и В7-В0, вход Т для управления направлением обмена и вход для снятия Z-состояния определенного направления переходу (рисунок 8.3.4.5).

Каждый разряд формирователя содержит две схемы SW с тремя состояниями каждая. При ОЕ = 1 все SW-схемы находятся в Z-состоянии, при = 0 и Т = 0 обмен данными выполняется в направлении от А к В. При 0 и Т = 1 обмен данными выполняется от В к А.

Формирователь потребляет от ЦП ток около одного миллиампера, а может отдавать в системную шину десятки миллиампер

Рисунок 8.3.4.5. Шинный формирователь ВА86: а – условное обозначение; б – функциональная схема

Контроллер системной шины

Для управления обменом данными в МПС используется системный контроллер. В составе МПК К1810 имеется микросхема К1810ВГ88 (далее ВГ88), которая реализует функции системного контроллера шины (КШ). Микросхема ВГ88 имеет следующие технические характеристики: схемотехнология – ТТЛШ; частота синхронизации – 8 МГц; напряжение питания – плюс 5 В; потребляемая мощность — 85 Вт.

Контроллер шины реализует в МПС следующие функции: дешифрацию состоя­ний микропроцессора, формирование управляющих и командных сигналов для локальных и системных шин; выработку сигналов управления ШФ, буферными регистрами и контроллером прерываний. В состав КШ входят (рисунок 8.3.4.5.): дешифратор состояний ДшС, схема управления СхУ, формирователь командных Ф1 и управляющих Ф2 сигналов.

Рисунок 8.3.4.5. Структура контроллера шины ВГ88

Функциональное назначение входных сигналов КШ: , , – состояния микропроцессора; CLK – синхронизация от ГТИ; – разрешение выдачи синалов по командным выводам; CEN – разрешение выдачи командных сигналов и сигналов управления DEN, ; IOВ – управление режимом работы.

Выходные сигналы КШ по функциональным признакам распределены на командные сигналы интерфейса и сигналы управления.

К командным сигналам интерфейса относятся: — чтение памяти; – запись в память; – ввод из порта; предупреждающие подготовительные сигналы записи в память или вывода в порт; – подтверждение прерывания.

К выходным управляющим сигналам АШ относятся: DT/ – выбор направ­ления передачи данных через ШФ; DEN – разрешение выдачи данных; ALE – строб записи адреса в буферный регистр; MCE/ – в режиме работы с сис­темной шиной используется как строб чтения номера ведомого контроллера прерываний. При работе с ШВВ используется для управления состоянием “включен” ШФ.

Основной информацией для работы КШ является код состояния , , , который декодируется дешифратором (таблица 8.3.4.1).

Таблица 8.3.4.1.

Входные сигналы IOВ, CEN, определяют два режима работы контроллера – с СШ и ШВВ. Режим работы с СШ устанавливается при IOВ = 0, при этом КШ формирует командные сигналы и сигналы управления ALE, DEN, DT / фиксаторами адреса и ШФ.

Типовая схема включения КШ в однопроцессорных системах на основе ЦП ВМ86 в максимальном режиме показана на рисунке 8.3.4.6.):.

На входах формируются постоянные значения = 0 и CEN = 1, которые разрешают выдачу командных сигналов и сигналов управления. На выходе MCE/ при таком включении формируется сигнал MCE. Он используется в МПС с каскадированием контроллеров прерываний для определения момента пе­редачи номера ведомого контроллера, который запрашивает прерывание. Сигнал ALE определяет момент фиксации адреса в буферных регистрах ИР82. Выходные

сигналы DT/ и DEN используются для управления работой ШФ. Сигнал DEN имеет высокий уровень, поэтому он должен инвертироваться перед подачей на вход микросхемы ВА86.

Системна шина в этом случае работает только с памятью и ЦП получает доступ к ней по сигналу от арбитра шин, а командные сигналы для портов не используются.

Рисунок8.3.4.6. Типовая схема подключения ВГ88 к ЦП ВМ86

Арбитр шин

В многопроцессорной МПС приоритетный доступ к СШ обеспечивает АШ. В составе МПК К1810 имеется микросхема К1810ВБ89 (далее ВБ89), которая реализует функции арбитра.

В структуру АШ входят (рисунок 8.3.4.7.):

· схема арбитра АРБ и дешифратор состояний ДшС;

· схема управления арбитражем СхУ и блок шинного интерфейса БИФ.

В АШ входы и сигналы на них имеют следующее функциональное назначение:

· , , – сигналы состояний микропроцессора;

· CLK – вход синхронизации;

· – вход системной синхронизации;

· – начальная установка (сброс) АШ;

· – блокирование СШ;

· RESB – выбор резидентной шины;

· – выбор режима работы с ШВВ;

· – сигнал совместного блокирования СШ;

· AQST – любой запрос;

· SB/ – выбор системной или локальной шины.

Рисунок 8.3.4.7. Арбитр шин ВБ89: a – структура; б – условное графическое обозначение

Функциональное назначение выходов и сигналов на них:

· ,,, – используются для организации схемы определения приоритетов;

· – разрешение СШ.

В многопроцессорной МПС с помощью АШ организовывают следующие схемы обработки приоритетов: последовательные; параллельные с фиксированным приоритетом; параллельны с циклично изменяемыми приоритетами. В многопроцессорной МПС каждый ЦП имеет свой АШ.

В схеме последовательного арбитража приоритетный выход арбитра с высшим приоритетом подключается ко входу арбитра с низшим приоритетом (рисунок 8.3.4.8.).

Рисунок 8.3.4.8. Схема последовательного арбитра

Вход арбитра с наивысшим приоритетом подключается к земле. Если нескольким АШ необходим доступ к СШ, то сигнал = 0 у арбитра с наивыс­шим приоритетом поступает на вход BPRN соседнего арбитра и запрещает ему захват шины.

Схема последовательного определения приоритета наиболее проста и не требует дополнительных микросхем. Однако при таком соединении приоритет к последнему АШ приходит с задержкой. Поскольку доступ к СШ должен осуществляться за один период сигнала , то при частоте 10 МГц можно последовательно соединить не более трех АШ.

Схема параллельного определения приоритетов позволяет подключиться к 16 арбитрам, для их организации дополнительно используются приоритетный шифратор и дешифратор (рисунок 8.3.4.9.).

Рисунок8.3.4.9. Схема параллельного арбитража

Сигнал с выхода запроса шины каждого АШ подается на вход приоритетного шифратора, который формирует двоичный код номера запроса с наивысшим приоритетом. Этот код декодируется дешифратором и поступает на вход выбранного АШ, разрешая ему захват шины.

Схема циклического определения приоритетов аналогична схеме параллельного арбитража, однако она имеет более сложные дополнительные микросхемы, с помощью которых приоритеты обрабатываются по очереди.

Во всех схемах арбитража имеется линия , на которую выставляется низкий уровень арбитром, запрашивающим СШ. Если СШ свободна, то арбитр, который получил доступ к шине, формирует сигнал = 0. После этого для выбранного КШ разрешается выдавать на СШ командные сигналы с КШ, а также адрес и данные соответственно с фиксаторов и формирователей.

В зависимости от конфигурации МПС и сигналов на входах , RESB можно задавать четыре режима работы с АШ. Сигнал на входе SYSB/ выполняет вспомогательную роль – определения условий доступа к СШ.

Режим работы с СШ задают сигналы = 1, RESB = 0, вход SB/ игнорируется. При этой комбинации сигналов ЦП может подключиться только к одной СШ (рисунок8.3.4.10.).

При исполнении цикла обращений к СШ арбитр вначале получает приоритетный доступ, затем формирует сигнал = 0 и подает его на схему шинного интерфейса СШ1 (она содержит КШ, фиксатор адреса и формирователь данных). Арбитр удерживает СШ и использует адресное пространство памяти (то есть, управляется сигналами и ).

Режим работы с СШ памяти и резидентной ШВВ задают сигналы IOВ = RESB =0 и SB/= 0. При этой комбинации сигналов ЦП подключается к СШ, которая обслуживает только память, и к резидентной ШВВ, которая выполняет обмен данными с периферией (рисунок 8.3.4.11.).

В этом режиме сигнал = 0 вырабатывается арбитром только при необхо­димости ЦП обратиться к памяти и наличии приоритетного разрешения. Доступ к резидентной ШВВ предоставляется процессору всегда при исполнении команд ввода IN и вывода OUT сигналом = 0. Схема СШ2, которая связывает локальную шину с резидентной ШВВ, не содержит системного контроллера ВГ88. Его функции выполняет КШ в блоке СШ1, установленный в режим IOВ = 1. При этом командные сигналы управления памятью , ) поступают на СШ, а управления вводом-выводом ( , ), а также INTA — на резидентную ШВВ.

Детальная схема расширенного ЦП в режиме обслуживания СШ и резидентной ШВВ показана на рисунке8.3.4.12.

Режим работы с системной и резидентной шинами задают сигналами

= RESB = 1. Он используется в МПС с системной и резидентной шинами и в каждой из них обеспечивается доступ к памяти и УВВ (рисунок8.3.4.13).

Сигнал , который обеспечивает доступ к СШ, вырабатывается при SB/= 1 (при условии, что АШ получил разрешение на доступ). Для формирова­ния сигналов доступа к системной SB /= 1 или к резидентной SB/= 0 шине используют дешифратор адреса ДША, подключенный к СШ.

Режим работы с СШ памяти, резидентной шиной и резидентной ШВВ задают сигналы 0 и RESB = 1. Эту комбинацию сигналов используют в МПС, где наряду с СШ, которая обеспечивает доступ только к памяти, имеется две резидентные шины. Одна из них выполняет доступ как к памяти, так и к УВВ, вторая – только к УВВ.

Рисунок8.3.4.12Схема ЦП в режиме обслуживания СШ и резидентной ШВВ

Рисунок8.3.4.13Схема использования АШ с системной и резидентной шинами

Общая характеристика программируемых интерфейсных контроллеров

Интерфейсы микроконтроллерных систем

Периферийные устройства подключаются к компьютеру с помощью специализированных адаптеров или контроллеров. Адаптер – это средство сопряжения некоторого внешнего устройства с определенной шиной МПС. Контроллер также выполняет подобные функции, однако он способен на самостоятельные действия после получения команд от машины. Сложный контроллер может иметь и собственный процессор. Сегодня часто термины “адаптер” и “контроллер” считают почти синонимами. Все внешние интерфейсы имеют в своем составе адаптер или контроллер.

Микропроцессорные комплекты КР580 и К1810 имеют следующие программируемые интерфейсные контроллеры (адаптеры):

· контроллер прерываний – К1810ВН59 (ВН59);

· контроллер ПДП – КР580ВТ57 (ВТ57);

· программируемый таймер – КР580ВИ53 (ВИ53);

· параллельный интерфейс – КР580ВВ55 (ВВ55);

· последовательный интерфейс – КР580ВВ51 (ВВ51

Микросхема КР580ВВ55А

Микросхема KP58GBB55A – программируемое устройство ввода/вывода параллельной информации, применяется в качестве элемента ввода/вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Условное графическое обозначение микросхемы приведено на (рисунке 1, назначение выводов – в таблице 8.3.1, структурная схема показана на рисунке 8.3.1.

Обмен информацией между магистралью данных систем и микросхемой КР580ВВ55А осуществляется через 8-разрядный двунаправленный трехстабильный канал данных (D). Для связи с периферийными устройствами используются 24 – линии ввода/вывода, сгруппированные в три 8-разрядых канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом.

Микросхема может функционировать в трех основных режимах. В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через два независимых 8-разрядных канала ВА и ВВ и два 4-разрядных канала ВС.

В режиме 1 обеспечивается возможность ввода или вывода информации в/или из периферийного устройства через два независимых 8-разрядных канала ВА и ВВ по сигналам квитирования. При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленный 8-разрядный канал ВА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются пять линий канала ВС.

Выбор соответствующего канала и направление передачи информации через канал определяются сигналами А0, А1 (соединяемые обычно с младшими разрядами канала адреса системы) и сигналами , , в соответствии с таблицей 2.

Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова (РУС). Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трех режимов работы:

режим 0 – простой ввод/вывод,

режим 1 – стробируемый ввод/вывод,

режим 2 – двунаправленный канал

При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. При изменении режима работы любого канала все входные и выходные регистры каналов и триггеры состояния сбрасываются. Графическое представление режимов работы каналов показано на рисунке 3, а формат управляющего слова, определяющего режимы работы каналов приведен на рисунке 8.3.4.

В дополнение к основным режимам работы микросхема обеспечивает возможность программной независимой установки в 1 и сброса в 0 любого из разрядов регистра канала ВС. Формат управляющего слова установки/сброса разрядов регистра канала ВС показан на рисунке 8.3.5.

Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы ВС0 и ВСЗ канала ВС выдаются сигналы, которые могут использоваться как сигналы запросов прерывания для микропроцессора. Запретить или разрешить формирование этих сигналов в микросхеме можно установкой или сбросом соответствующих разрядов в регистре канала ВС. Эта особенность микросхемы позволяет программисту запрещать или разрешать обслуживание любого внешнего устройства ввода/вывода без анализа запроса прерывания в схеме прерывания системы.

При работе микросхемы в режиме 0 обеспечивается простой ввод или вывод информации через любой из трех каналов, и сигналов управления обменом информацией с периферийным устройством не требуется. В этом режиме микросхема представляет собой совокупность двух 8-разрядных и двух 4-разрядных каналов ввода/вывода. В режиме 0 возможны 16 различных комбинаций схем ввода/вывода каналов ВА, ВВ, ВС, которые приведены в таблице 8.3.3.

В режиме 1 передача данных осуществляется только через каналы ВА и ВВ, а линии канала ВС используются для приема и выдачи сигналов управления обменом (сигналов квитирования).

Форматы управляющих слов и функциональные схемы каналов ВА и ВВ при вводе данных в режиме 1 показаны на рисунке 8.3.6.

При подаче сигнала (стробирующий сигнал приема) низкого уровня данные записываются во входной регистр соответствующего канала.

Выходой сигнал ASK RS «Подтверждение приема» высокого уровня свидетельствует о том, что входные данные записаны во входной регистр канала.

Сигнал на выходе IRQ «Запрос прерывания» может использоваться для прерывания работы микропроцессора и устанавливается в состояние высокого уровня, если сигналы , ASK RC и в состоянии высокого уровня и соответствующий разряд регистра канала ВС, используемый как триггер разрешения выработки запроса прерывания по данному каналу, установлен в состояние высокого уровня. Сигнал IRQ сбрасывается в состояние низкого уровня при чтении информации из соответствующего канала.

Для разрешения выработки сигнала IRQ ВА используется 4-й разряд регистра канала ВС, а для сигнала IRQ BB 2-й разряд регистра канала ВС.

Форматы управляющих слов и функциональные схемы каналов ВА и ВВ при выводе информации в режиме 1 показаны на рисунке 8.3.7.

Сигнал низкого уровня на выходе (стробирующий сигнал записи) свидетельствует о том, что микропроцессор произвел запись данных в выходной регистр канала.

Сигнал низкого уровня на входе (подтверждение записи) свидетельствует о том, что внешнее устройство приняло данные, записанные в микросхему.

Сигнал IRQ устанавливается в состояние высокого уровня, если сигналы , в состоянии высокого уровня и соответствующий разряд регистра канала ВС, используемый как триггер разрешения выработки запроса прерывания по данному каналу, установлен в состояние высокого уровня. В состояние низкого уровня сигнал IRQ сбрасывается при переходе сигнала в состояние низкого уровня. Для разрешения выработки сигнала IRQ ВА используется 6-й разряд регистра канала ВС, а для сигнала IRQ BB 2-й разряд регистра канала ВС.

При работе микросхемы в режиме 2 обеспечивается возможность o6мeнa информацией с периферийными устройствами только по 8-разрядному двунаправленному каналу ВА. Для обеспечения протокола обмена используется пять линий канала ВС.

Формат управляющего слова и функциональная схема вводa/вывода данных в режиме 2 показаны на рисунке 8.3.7, временная диаграмма работы микросхемы в режиме 2 – на рисунке 8.3.8.

Рисунок 8.3.8. Формат управляющего слова (а) и функциональная схема ввода/вывода данных (б) в режиме 2

Функции сигналов управления, используемых при передаче информации в режиме 2, и временные соотношения между ними такие же, как и в режиме 1.

В режиме 2 допускается любая последовательность передачи данных, при которой сигнал появляется раньше сигнала , а сигнал — раньше сигнала .

Если микросхема запрограммирована для работы в режиме 1 или 2, то состояние каждого сигнала управления об установлении связи с периферийным устройством, принимаемого и выдаваемого через выводы канала ВС фиксируется в регистре канала ВС. Это позволяет программисту простым чтением содержимого регистра канала ВС проверить состояние каждого периферийного устройства, подключенного к микросхеме, и в соответствии с состоянием внешнего устройства изменять процесс прохождения программы.

Для чтения информации состояния используется обычная операция чтения канала ВС.

БИС программируемого контроллера прерываний (ПКП) представляет собой устройство, реализующее до восьми уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания прерываний. За счет каскадного включения БИС КР580ВН59 число уровней прерывания может быть расширено до 64.

Упрощенная структурная схема ПКП приведена на рисунке 8.3.9,а. В состав БИС входят:

– двунаправленный 8-разрядный буфер данных (BD), предназначенный для сопряжения ПКП с системной информационной шиной;

– блок управления записью/чтением (RWCU), принимающий управляющие сигналы от МП и задающий режим функционирования ПКП;

– схема каскадного буфера-компаратора (СМР), используемая для включения в систему нескольких ПКП;

– схема управления (CU), вырабатывающая сигнал прерывания и формирующая трехбайтную команду CALL для выдачи на шину данных;

– регистр запросов прерываний (RGI), используемый для хранения всех уровней прерываний, на которые поступают запросы;

– схема принятия решений по приоритетам (PRB), индентифицирующая приоритеты запросов и выбирающая запрос с наивысшим приоритетом;

– регистр обслуживаемых прерываний (ISR), сохраняющий уровни запросов прерываний, находящихся на обслуживании ПКП;

– регистр маскирования прерываний (RGM), обеспечивающий запрещение одной или нескольких линий запросов прерывания.

Рисунок 8.3.9.

Назначения входных, выходных и управляющих сигналов ПКП приведены при описании выводов микросхемы в таблице 8.3.4.

Таблица 8.3.4. Описание выводов ПКП

Сопряжение БИС КР580ВН59 со стандартной системой шиной показано на рисунке 8.3.9,б.

ПКП позволяет реализовать процесс прерывания по запросам от внешних устройств или по опросу микропроцессором запросов на обслуживание внешних устройств.

При обслуживании прерываний по запросу от внешних устройств выполняется следующая последовательность операций:

1. запросы прерываний поступают на входы IR0 — IR7 и устанавливают соответствующие разряды RGI;

2. ПКП принимает запросы, оценивает их приоритеты и формирует сигнал прерывания INT;

3. МП принимает сигнал INT, если прерывания разрешены, и подтверждает прием выдачей сигнала INTA;

4. после получения сигнала INТА ПКП устанавливает разряд регистра ISR, соответствующий запросу с наивысшим приоритетом, сбрасывает соответствующий разряд регистра RGI и выдает на шину данных D(7 — 0) код команды CALL;

5. МП выдает еще два сигнала INТА, которые позволяют ПКП передать на шину данных 16-разрядный адрес подпрограммы обслуживания прерывания, причем младший байт адреса передается по первому сигналу INТА, а старший – по второму.

При обслуживании прерываний по опросу микропроцессор производит считывание кода номера запроса с высшим уровнем приоритета по сигналу RD. Прием запросов, маскирование и анализ приоритета выполняются так же, как и при обслуживании прерываний по запросу.

Для увеличения числа уровней прерывания ПКП могут быть объединены в систему, состоящую из ведущего и нескольких ведомых ПКП (рисунок 8.3.9,в). При обслуживании запроса, поступившего на вход ведомого ПКП, ведущий ПКП по сигналу INTA выдает на шину данных код команды CALL, а на шины СAS 0 — CAS 2 — код номера ведомого ПКП. С приходом второго и третьего сигналов INTА адрес подпрограммы обслуживания на шину данных выдает выбранный по коду на шинах CASO – CAS2 ведомый ПКП.

Установка ПКП в исходное состояние и настройка его на определенный режим обслуживания прерываний программируется двумя типами команд: командами инициализации (ICW) и командами управления операциями (OCW). Для инициализации в ПКП последовательно вводятся команды ICW1 и ICW2. В микропроцессорной системе, состоящей из нескольких ПКП, для каждого из них после двух первых команд инициализации вводится команда ICW3, задающая режим взаимодействия контроллеров. Форматы команд инициализации приведены на рисунке 8.3.10.

Команда ICW1 (рисунок 8.3.10,а) сбрасывает регистры RGI, RGM и присваивает низший приоритет входу IR7. Разряд S этой команды определяет наличие одного или нескольких ПКП в системе, а разряд F (формат) – адресный интервал в 4 или 8 бит между начальными адресами подпрограмм обслуживания прерываний. Разряды А7 – А5 команды ICW1 используются для формирования младшего байта адресов подпрограмм обслуживания прерываний в соответствии с таблицей 8.3.5.

Рисунок 8.3.10.

Таблица 8.3.5. Младший байт адресов команды CALL

Команда ICW2 (рисунок 8.3.10,б) представляет собой старший байт адреса подпрограмм обслуживания прерываний, выдаваемый ПКП на шину данных в качестве третьего байта команды CALL. В команде ICW3 для ведущего ПКП (рисунок 8.3.10,в) наличие 1 в одном из разрядов указывает на подключение к соответствующему входу запроса прерывания ведущего ПКП выхода INT ведомого ПКП. В команде ICW3 для ведомого ПКП (рисунок 8.3.10,г) задается код его номера в системе.

Команды инициализации загружаются в ПКП из микропроцессора по команде OUT с учетом определенного значения младшего разряда адреса А0 (рисунок 8.3.11). После записи команд инициализации ПКП подготовлен к приему запросов прерывания и может работать в режиме с фиксированными приоритетами запросов. В этом режиме запросы упорядочены по приоритетам и вход IR0 имеет высший приоритет, a IR7 – низший. Для задания других режимов функционирования ПКП необходимо использовать команды OCW, которые загружаются после команд инициализации в любой текущий момент времени.

Рисунок 8.3.11.

Команда управления операциями OCW1 (рисунок 8.3.11,а) осуществляет установку или сброс разрядов регистра RGM. Установка некоторого разряда регистра маскирования приводит к запрету прерывания по соответствующему входу.

Команда управления операциями OCW2 (рисунок 8.3.11,б) осуществляет сброс разряда регистра ISR и циклический сдвиг приоритета запроса. Возможные варианты команды OCW2 и выполняемые ею функции показаны в таблице 8.3.6.

Таблица 8.3.6. Варианты команды OCW2

Если обслуживание запроса прерывания необходимо закончить сбросом разряда регистра ISR с высшим приоритетом, то используется команда OCW2 со значениями EOI=1 и SEOI = 0. При EOI = 1 и SEOI = 1 предназначенный для сброса уровень обслуживаемого прерывания указывается в команде разрядами D2 (L2) – DO (LO). Циклический сдвиг приоритетов задается в команде OCW2 разрядом D7(R). В циклическом режиме используется круговой порядок назначения приоритетов. Последнему обслуженному запросу присваивается низший приоритет, следующему по кругу – высший. Приоритеты остальных запросов циклически смещаются по шкале приоритетов. При R = 1 и SEOI =0 команда OCW2 присваивает низший приоритет запросу с высшим приоритетом, а при R = 1 и SEOI = 1 низший приоритет присваивается запросу, номер которого указывается разрядами D2(L2) — DO(LO). Команда OCW2 обычно записывается в ПКП в конце подпрограммы обслуживания прерывания перед командой возврата RET.

Команда управления операциями OCW3 (рисунок 8.3.11,в) позволяет задать режим специального маскирования (разряды D6, D5), режим опроса (разряд D2) и произвести считывание состояния ПКП (разряды D1, DO).

Режим специального маскирования дает возможность на некотором участке программы выборочно управлять запросами с различными приоритетами и разрешать прерывания выполняемой программы даже от входов с меньшими приоритетами. Режим специального маскирования задается командой OCW3 при ESMM = 1 и SMM = 1 и воздействует до сброса по команде с ESMM = 1 и SMM=0.

Режим опроса устанавливается по команде OCW3 при Р = 1. В этом режиме ПКП принимает запросы и формирует слово-состояние опроса, содержащее номер запроса с наивысшим приоритетом (разряды D2 — DO слова-состояния). Обслуживание запроса происходит по требованию программы, осуществляющей с помощью команды ввода IN (A0 = 0, RD = 0) чтение слова-состояния, программное декодирование его и переход к соответствующей подпрограмме обслуживания прерывания.

Считывание содержимого регистров RGI и ISR производится после загрузки в ПКП команды OCW3 соответствующими значениями ERIS и RIS (рисунок 8.3.11,в) с последующим выполнением команды ввода IN (А0 = 1, RD = 0). Считывание содержимого регистра RGM производится без предварительной загрузки OCW3 по команде IN (А0=1, RD = 0).

Микросхема KP580BT57

Микросхема КР580ВТ57 – четырехканаль­ный программируемый контроллер прямого доступа к памяти (ПД), предназначен для высокоскоростного обмена данными между памятью системы и периферийными устройствами путем генерации массива последовательных адресов памяти по требованию периферийного устройства

Микросхема осуществляет двунаправленный обмен данными между памятью и периферийными устройствами путем формирования в адресном канале микропроцессорной системы параметров заданного массива, адресов ячеек па­мяти и управляющих сигналов. Массив адресов, по которым происходит обмен данными между периферией н памятью, характеризуется начальным адресом, т. е. первым адресом начала обмена и числом циклов обращений к памяти. После предоставления системной шины со стороны процессора микросхема может осуществить обмен массивом данных между памятью и периферийными устройствами без дальнейшего вмешательства процессора.

Каждый из четырех каналов микросхемы обеспечивает адресацию (путем инкрементирования выработанного адреса) внешней памяти массивами объемом до 16К байт с возможностью задания любого из 64К начальных адресов.

Условное графическое обозначение микрохемы приведено на рисунке 8.3.9, назначение выводов приведено в таблице 8.3.4, структурная схема показана на рисунке 8.3.10.

Каналы приема запросов ПД предназначены для приема и привязки несинхронных сигналов прямого доступа к памяти DRQ0 – DRQ3, маскирования входов и выдачи сигналов подтверждения запроса прямого доступа к памяти DACK0 – DACK3. Каждый канал принимает запрос через свой вход DRQ и выда­ет сигнал «Подтверждение запроса» ПД через соответствующий выход.

Устройство управления управляет последовательностью операций в течение всех циклов ПД путем генерации соответствующих управляющих сигналов. Устройство осуществляет переход микросхемы из состояния ожидания в состояние обслуживания по сигналу HLDA, поступившему из процессора, вырабатывает и передает внешние сигналы на следующие выводы:

– выход HRQ (запрос захвата) запрашивает управление системной шиной. В системе с одной микросхемой этот выход должен быть подключен ко входу «Захват» микросхемы КР580ВМ8ОА;

– вход HLDA (подтверждение захвата) получает от КР580ВМ80А сигнал, который свидетельствует, что микросхема КР5®0ВТ57 может приступать к управлению системными шинами,

– вход С (тактовый сигнал), на который подаются тактовые импульсы С2 от тактового генератора микропроцессорной системы,

– выход STB А (стробирующий сигнал адре­са) стробирует старший байт адреса памяти, передаваемый через шину данных;

– выход АЕ (разрешение адреса) указывает системе, что происходят циклы ПД. Он может быть использован в системе для блокировки адресной шины в устройствах, не участвующих в ПД;

– выход ТС (конец счета) указывает выбран­ному в настоящий момент периферийному устройству, что текущий цикл ПД должен быть последним для этого массива данных. Если разряд разрешения «КС-стоп» в регистре режима (РгР) установлен в 1, то выбранный ка­ал будет автоматически запрещен в конце этого цикла ПД, т. е. в конце передачи массива данных. Вывод активизируется (устанавливается в 1), когда содержимое 14-разрядного регистра циклов (РгЦ) в данном канале устанавливается в 0. 14разрядов РгЦ должны быть загружены числом N – 1, где N – нужное число циклов ПД;

– выход М128 (маркер по модулю 128) ука­зывает выбранному периферийному устройству, что текущий цикл ПД является 128-м или кратным 128 от конца массива данных. Если общее число циклов ПД N делится на 128 и РгЦ загружен числом N–1, то сигнал MI28 появляется на 128-м и каждом кратном 128 цикле от конца массива данных,

– вход RDY (готовность) асинхронный и используется для удлинения циклов записи в память (чтение из памяти) путем ввода микросхемы с помощью сигнала «Готовность» в состояние ожидания, если выбранная память требует более длинных циклов,

– выводы АО–АЗ – адресные шины. Они являются трехстабильиыми выходами и устанав­ивают разряды 0 – 3 16-разрядного адреса памяти, генерируемого микросхемой во время всех циклов ПД.

Схема установки режима хранит инфор­мацию о запрограммированных режимах: автозагрузки; КС-стоп; удлиненной записи: обычной записи; циклического сдвига приоритетов; фиксированного приоритета. Кроме того, раз­ряды 0 – 3 регистра установки режима разрешают работу каждого из каналов. Регистр установки режима обычно загружается после того, как установлены регистр адреса (РгА) и регистр циклов (РгЦ).

Регистр установки режима сбрасывается путем подачи сигнала иа вход RS, что приводит к запрету работы всех каналов во всех режимах и предотвращает конфликты на шинах при подаче напряжения питания.

Пользоваться каналами запрещается до тех пор, пока РгА и РгЦ не будут загружены необходимыми числами. В противном случае случайный запрос ПД (DRQ) от периферийного устройства может вызвать цикл ПД, что приведет к порче данных в памяти.

Рисунок 8.3.12. Структурная схема КР580ВТ57

Состояние 1 в разряде 4 РгР устанавливает режим циклического сдвига приоритетов. В этом режиме после каждого цикла ПД (но не каждого запроса ПД) приоритет каждого канала изменяется. Канал, который только что был обслужен, будет иметь самый низкий приоритет, а остальные каналы получат приоритет, следующий по уровню, как показано в таблице 8.3.8.

Таблица 8.3.8. .

Если разряд 4 установлен в 0, каждый канал ПД имеет фиксированный приоритет В режиме фиксированных приоритетов канал О имеет наивысший приоритет, а канал 3 – самый низкий.

Циклический сдвиг приоритетов предотвра­щает монополизацию одного из каналов ПД, последовательность циклов ПД будет обслуживать различные каналы, если разрешено обслуживание более одного канала. Все операции ПД начинаются с первоначального присвоения каналу 0 наивысшего приоритета для первого цикла ПД.

Состояние 1 в разряде 5 РгР устанавливает режим удлиненной записи В этом случае продолжительность сигналов WR и WRIO увеличивается путем более ранней их активизации в цикле ПД, чтобы можно было использовать различные типы памяти и устройств ввода/вывода с различным временем доступа к памяти.

Состояние 1 в разряде 6 РгР устанавливает режим «КС-стоп», при котором после появления сигнала ТС обслуженный канал ПД оказывается запрещенным. В результате автоматически прекращаются всякие операции ПД в данном канале. Разряд разрешения для данного канала должен быть перепрограммирован для продолжения или начала следующей операции ПД.

Если разряд 6 установлен в 0, то появление сигнала ТС не запрещает дальнейшее использование канала. В этом случае сигнал ин­формирует периферию об окончании опера­ции ПД.

При наличии 1 в разряде 7 РгР устанавливается режим автозагрузки. Этот режим позволяет каналу 2 многократно передавать массив данных без программного вмешательства.

Разряд «Флаг обновления данных» в РгС сбрасывается аппаратно в конце этого цикла.

В разрядах 0 – 3 РгС аппаратно устанавливается «Флаг завершения обслуживания» по соответствующему каналу после выработки сигнала ТС.

Установка разрядов 0 – 3 регистра установки режимов разрешает работу каждого из каналов. Если разряд установлен в 0, то соответствующий канал блокируется.

Четыре младшие адресные шины АО – АЗ двунаправленные. В режиме программирования они являются входами, которые выбирают один из регистров микросхемы для считывания или записи информации. В режиме обслуживания они являются выходами, на которых устанавливаются младшие четыре разряда 16-разрядного адреса памяти, геенерируемого микросхемой.

Буферная схема данных (БД) представляет собой 8 разрядную двунаправленную шину с тремя состояниями, соединяющую микросхему с системной шиной данных

Двунаправленная шина данных DO – D7 с тремя состояниями. При программировании в режиме записи восемь бит данных для регистра адреса, регистра числа циклов или регистра установки режима передаются через шину данных из процессора. При чтении процессором содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в процессор также через шину данных. В течение циклов ПД (сама микросхема управляет системной шиной) она выдает старшие восемь разрядов адреса памяти (из одного из регистров адреса ЗУ). Эти разряды адреса выдаются в начале каждого цикла ПД. Затем шина данных освобождается для обмена данными между памятью и периферией в течение оставшейся части цикла ПД. Необходимым условием для обслуживания канала прямого доступа к памяти является поступление на микросхему из периферии сигнала запроса DRQ, в результате чего микросхема вырабатывает сигнал «Запрос захвата» HRQ для передачи его на процессор. При получении от микропроцессора сигнала «Подтверждение захвата» HLDA микросхема осуществляет:

– управление системной шиной, подтверждение запроса периферийного устройства, которое подключено к каналу с наивысшим приоритетом,

– выдачу младших восьми разрядов адреса памяти на системные адресные шины АО – А7, а старших восьми разрядов адреса на шину данных DO – D7;

– генерацию соответствующих сигналов управления RD или WR10, RD10, WR, которые побуждают периферийное устройство получить байт данных из ячейки или передать его в ячейку памяти. За один цикл работы микросхема передает один байт данных, причем в первом цикле вырабатывается адрес ячейки, равный начальному адресу, а в каждом последующем адрес увеличивается на 1 до тех пор, пока число циклов обращений к памяти не станет равным заданному.

Микросхема управляет системной шиной и повторяет последовательность передач до тех пор, пока периферийное устройство сохраняет свой запрос. Так микросхема может передать массив данных в быстродействующее периферийное устройство или выбрать его из этого устройства в один прием. Когда указанное ко­личество байт передано, микросхема выдает сигнал «Конец счета» ТС, информируя о завершении передачи данных.

В процессе выполнения циклов ПД (системные шины находятся под управлением микросхемы) имеются три различных режима работы:

– режим чтения ПД – обеспечивает передачу данных из памяти в периферию;

– режим записи ПД – обеспечивает передачу данных из периферии в память,

— режим проверки ПД – не включает передачу данных.

Канал ПД в режиме проверки не генерирует сигналы управления RD, WR, RD10, WR10, что предотвращает передачу данных. Однако в каждом цикле ПД микросхема осуществляет управление системной шиной и подтверждает запросы периферии.

При наличии двух и более запросов будет обслуживаться периферия с наивысшим прио­ритетом. Вид приоритета устанавливается в процессе программирования

Имеется два вида установки приоритета:

– фиксированный, когда канал 0 имеет наи­высший приоритет, а канал 3 – самый низкий;

– циклический сдвиг приоритета, когда после каждого цикла ПД приоритет каждого канала изменяется.

В процессе функционирования микросхемы путем программирования РгР можно заблокировать (замаскировать) запрос любого ка­нала.

В процессе функционирования в составе микропроцессорной системы микросхема может находиться в одном из следующих состояний:

–исходное,

– программирование;

– ожидание,

– обслуживание.

В исходное состояние микросхема устанавливается после включения путем подачи на ее вход SR сигнала «Установка» В этом состоянии маскируются запросы всех каналов ПД, а трехстабильные буферные схемы системной шины АО – АЗ переводятся в состояние приема информации.

В состоянии программирования микросхе­мы микропроцессор по системным шинам данных DO – D7 осуществляет запись в соответствующие регистры микросхемы исходных данных (начальные адреса и число циклов) и ин­струкции, определяющей режим работы микросхемы при циклах ПД. При этом адресат приема информации микросхемой определяется кодом на системных шинах АО – АЗ.

В состоянии ожидания микросхема находится от момента окончания программирования до получения сигнала «Подтверждение запроса захвата» HLDA или в промежутках между массивами циклов ПД в отсутствие запросов ПД.

В состоянии ожидания осуществляется прием сигналов DRQ и вырабатывается для микропроцессора сигнал «Запрос захвата» HRQ. В этом состоянии системные шины находятся под управлением микропроцессора.

После получения от микропроцессора сигнала HLDA при наличии сигнала запроса DRQ микросхема вырабатывает сигнал DACK и переходит в состояние обслуживания.

В состоянии обслуживания системные шины находятся под управлением микросхемы, которая осуществляет один из запрограммированных режимов ПД и генерирует набор управляющих сигналов, необходимых для осуществления обмена данными между памятью и периферией.

Регистры микросхемы загружаются или с них считывается информация, если процессор выполняет команду записи или чтения путем обращения к микросхеме КР580ВТ57 и к соответствующим регистрам внутри микросхемы. Для этого процессору необходимо выдать соответствующие сигналы записи или чтения WR10, RD10 и на системные адресные шины выдать адрес регистра микросхемы. В это время на шину данных подается необходимая информация для записи в регистры или же через шину данных читается информация из микросхемы.

Для установки состояния программирования необходимо также на микросхему подать сигнал CS = 0, получаемый обычно путем декодирования всех или некоторых старших 12 разрядов адреса А4 – А15 (в зависимости от системной организации памяти и устройств ввода/вывода). Вход WR10 (или WR при общем поле памяти и УВВ) указывает на запись в регистры микросхемы, а вход RD10 (или RD) – на чтение из регистров

Разряд АЗ позволяет различить регистры каналов при А3=0, а при А3= 1 – регистр установки режима (работает только на запись), и регистр состояния каналов (раб­тает только на чтение)

Три младших разряда АО – А2 указывают конкретный регистр канала. Если адресуется регистр установки режима или регистр состояния каналов, то разряды АО – А2 должны быть установлены в 0. Когда адресуется регистр канала, разряд АО позволяет различить регистры адреса ПД (при А = 0) и числа циклов (при А=1). Разряды А1, А2 позволяют определить номер канала. Коды выборки регистров приведены в таблице 8.3.9.

В связи с тем, что регистры канала явля­ются 16-разрядными, для их загрузки или чтения необходимо два программных командных цикла. В микросхеме имеется триггер, который автоматически переключает цепи во время выполнения операции чтения или записи. Этот триггер определяет доступ к старшему или младшему байту регистра. Сбрасывается триггер путем подачи сигнала н вход SR, а также всякий раз при загрузке регистра установки режима.

Для обеспечения соответствующей синхронизации при обращениях к регистрам канала все команды, поступающие от процессора, должны появляться парами, причем всегда младший байт регистра должен получить доступ к_ памяти первым. Нельзя подавать сигнал CS до тех пор, пока сигнал RD 10 или WR 10 не станет активным, так как это может привести к ошибочному состоянию триггера. В системах, использующих прерывания, запросы прерывания должны быть запре­щены в процессе программирования регистров канала, чтобы не было разделения парных команд записи или чтения регистров.

Таблица 8.3.9.

Внутренние операции микросхемы по переходу из состояния ожидания в состояние обслуживания могут быть выполнены в течение семи тактов. Продолжительность тактов определяется тактовой частотой микросхемы. Если микросхема не выполняет цикла ПД, то она находится в холостом такте SO до прихода сигнала запроса ПД. С приходом сигнала DRQ последний обрабатывается согласно установленному приоритету (фиксированному или циклическому) и вырабатывается сигнал HRQ. По этому сигналу микросхема переходит к такту S1. Это положение будет сохраняться до прихода с процессора сигнала «Подтверж­дение захвата» HLDA. Таким образом, состоя­ние ожидания характеризуется пребыванием микросхемы в тактах SO, S1.

При получении сигнала HLDA возбуждается шина DACK канала, имеющего запрос с наиболее высоким приоритетом Таким образом осуществляется выборка канала и соответствующего периферийного устройства для цикла ПД, и микросхема переходит к так­у S2. Заметим, что сигнал HLDA должен оставаться с высоким уровнем напряжения до тех пор, пока не появится сигнал PACK при одном цикле ПД или оба сигнала DACK и ТС при передаче массива. Если микросхема потеряет управление системными шинами, т е если сигнал HLDA станет равным 0, то сигнал DACK будет сохраняться до окончания текущего цикла ПД. После этого циклы ПД прекращаются до тех пор, пока микросхема снова не получит управление системными шинами

Каждый цикл ПД (состояние обслуживания) содержит не менее четырех тактов. S2, S3, S4, S5. Если время доступа к памяти и УВВ, включенных в систему, недостаточно для передачи байта в указанное число тактов, то между тактами S4 и S5 вводится один и бо­лее тактов ожидания Swi. Использование удлиненной записи может в некоторых случаях исключить такты ожидания. Если в циклах ПД осуществляется режим проверки, то сигнал RDY не требуется

1. Что такое интерфейс?

2. Какие функции в МПС должен обеспечивать интерфейс?

3. Поясните классификацию интерфейсов.

4. Какие технические характеристики унифицируются в параллельных систем­ных стандартных интерфейсах?

5. Охарактеризуйте интерфейсные микросхемы: генератор тактовых импуль­сов, буферные регистры, двунаправленные шинные формирователи.

6. Поясните назначение контроллера системной шины.

7. Поясните функции арбитра шин ВБ89.

8. Что такое системная и резидентная шины?

9. Дайте характеристику программных интерфейсных контроллеров.

10. Назовите режимы работы контроллера прерываний ВН59.

11. Поясните функции КПДП ВТ57

Основными видами печатных плат и кабелей являются:

· односторонние печатные платы (ОПП) – с одной основой, на одной сторо­не которой выполняют проводящий рисунок (рис. 9.2.1, а);

· двухсторонние печатные платы (ДПП) – с одной основой, на обеих сторо­нах которой выполняют проводящие рисунки (рис. 9.2.1, б);

· многослойные печатные платы (МПП) – состоят из чередующихся слоев изоляционного материала с проводящими рисунками на двух и более слоях (до 20) с необходимыми соединениями (рис. 9.2.1, в);

· гибкие печатные платы (ГПП) – имеют гибкую основу, аналогичную ОПП и ДПП;

· гибкий печатный кабель (ГПК) – состоит из тонких от 5 до 50 и более поло­сок проводящего материала (обычного меди); они размещены параллельно и заклеены между двумя изоляционными пленками (рис. 9.2.1, г).

Рисунок 9.2.1.Печатные платы и кабели: а – односторонние; б – двухсторонние; в – многослойные; г – ГПК

Конструирование печатных плат и гибких кабелей выполняют ручным, полу автоматизированным и автоматизированным методами.

При ручном методе размещение элементов на плате и трассировку печатных проводников выполняет непосредственно конструктор. Этот метод обеспечивает оптимальное распределение проводящего рисунка.

Полуавтоматический метод предусматривает размещение навесных элементов с помощью ЭВМ в случае ручной трассировки печатных проводников. Этот метод значительно повышает производительность в сравнении с ручным.

Автоматизированный метод проектирования предусматривает размещение на­весных элементов и трассировку печатных проводников с помощью ЭВМ; допуска­ется доработка отдельных соединений вручную. Метод обеспечивает высокую про­изводительность работы конструктора.

Основными этапами проектирования печатных плат являются:

· выбор материалов и их входной контроль;

· обоснование способов механической обработки платы;

· выполнение чертежа платы;

· создание оригиналов, фотошаблонов или сеточных трафаретов;

· реализация химических и электрохимических технологических операций;

· сборка печатной платы;

· контроль, консервация и сдача готовых плат.

Перед выполнением чертежа платы требуется определить:

· форму и размеры печатной платы;

· положение, форму и размеры монтажных, контактных, крепежных и фиксирующих отверстий платы;

· шаг координатной сетки и рисунок печатной платы;

· параметры элементов печатной платы: ширину проводников, расстояние между ними, размеры контактных площадок, расстояние между контактными площадками или проводником и контактной площадкой, размеры неза­нятых зон, экранов и печатных контактов;

· сторону монтажа и положение базовых элементов устанавливаемых компонентов;

· допустимые отклонения размеров, формы и размещения, а также шероховатости поверхности элементов платы;

· содержимое, положение, размеры маркировки и клеймения;

· материал основы печатной платы и вид ее поставки;

· метод и способ получения рисунка платы;

· способ нанесения покрытия, способ и содержание контроля.

Чертежи ОПП и ДПП имеют наименование “Плата». На чертеже изображают основные проекции платы (две – для ОПП и три – для ДПП) с рисунками проводников и отверстиями.

Допускается выполнять дополнительный вид платы без проводящего рисунка и координатной сетки, на котором проставляют размеры для механической обработки отверстий, сведения о маркировке и клеймении, а также о покрытии. Над этим ви­дом делают надпись: “Вид без проводников”.

Во время входного контроля фольгированного диэлектрика проверяют:

· размеры листа и состояние его поверхности;

· прочность сцепления фольги перед и после действия гальванических растворов, расплавленного припоя;

· коробление листов и их способность к механической обработке: штамповке, сверлению отверстий, прессовке и др.;

· поверхностное сопротивление, электропроводность и др. (ГОСТ 10326-78).

Выполняя визуальный осмотр листов, устанавливают наличие царапин, проколов, пузырей и других повреждений.

Прочность сцепления фольги с диэлектриком характеризуется усилием, необходимым для отрыва полоски фольги от ее основы.

Коробление и изгиб диэлектрика проверяют погружением материала в рас­плавленный припой. При этом выявляются трещины на поверхности листа и дефекты сцепления между слоями.

Штампуемость материала определяют его способностью поддаваться механической обработке без образования сколов на гранях отверстий.

Способность материала к сверлению определяют пробным сверлением не­скольких отверстий различного диаметра. Это позволяет установить наличие прожига во время сверления и оплавление поверхности или шероховатость из волокон в отверстиях, затрудняющие проведение металлизации отверстий.

Механическая обработка включает:

· раскрой листового материала на полоски и получение из них заготовок;

· выполнение технологических, фиксирующих, переходных и монтажных от­верстий;

· получение чистого контура платы после всех химических и электрохимиче­ских операций.

Получение заготовки

Заготовка печатной платы – это материал основы определенного размера, обрабатываемый во всех производственных операциях.

Заготовки вырезают на одну или несколько плат (соответственно одиночный и групповой способы) с технологическим полем припуска по периметру листа шириной 10 мм для ОПП и ДПП и 30 мм для МПП (рис. 9.4.1).

Рисунок 9.4.1. . Заготовки плат: а – на одну деталь; б – групповая

На плате, в том числе и технологическом поле, формируется ряд отверстий с определенным функциональным назначением:

· технологические – используются для выполнения отдельных технологиче­ских операций;

· крепежные – служат для закрепления платы в блоке или для механическо­го соединения элементов на плате;

· монтажные – предназначены для соединения выводов навесных элементов с печатной платой, а также для любого электрического подсоединения к проводящему рисунку;

· фиксирующие – служат для точного размещения платы и совмещения с фотошаблонами и отдельными слоями платы;

· контактный переход – токопроводящий участок, который обеспечивает электрический контакт между проводниками в разных слоях МПП;

· контактное отверстие – используют в ДПП для электрического соединения проводников, размещенных с двух сторон платы;

· металлизированные – с наличием на своих стенках слоя осажденного проводящего материала.

Размеры заготовок определяются требованиями чертежа. Малогабаритные платы размером до 100 мм размещают на групповой заготовке с расстоянием между ними 10 мм. Они обеспечивают лучшее использование материала и повышают про­изводительность выполнения ряда операций; платы с размерами одной из сторон больше 100 мм размещают одиночным способом.

Выбор метода получения заготовок определяется серийностью производства В крупносерийном выполнении раскрой листового материала выполняется штамповкой на прессах с одновременной пробивкой фиксирующих отверстий на технологическом поле. Заготовки плат в одиночном и мелкосерийном производстве получа­ют разрезанием на роликовых или гильотинных ножницах. Лист из фольгированного материала можно резать дисковой фрезой.

Все отверстия, которые требуется металлизировать, получают сверлением, по­скольку пробитые отверстия имеют низкое качество и не годятся для металлизации. Стенки отверстий должны бути гладкими, без заусениц, расслоения и т.п. Диаметр просверленного отверстия выполняется больше конечного на 100 мкм, что позволя­т нанести слой меди толщиной 25 мкм и припой толщиной 10 мкм. Сверление мон­тажных отверстий выполняют в кондукторе со специальными сверлами без охлаж­дающей жидкости. Заготовки собирают в пакеты толщиной до 15 мм.

Монтажные и контактные отверстия получают штамповкой в случаях, когда они не металлизируются и их диаметр не больше 1 мм.

Фиксирующие и технологические отверстия изготовляют пробиванием или сверлением. Пробивку обычно выполняют при толщине материала до 0,5 мм. Фик­сирующие отверстия диаметром 4…6 мм выполняют штамповкой или сверлением с высокой точностью – до 10…50 мкм.

Обработка по контуру

Остаточный (чистовой) контур платы, показанный на рис. 9.4.1 штрихами, получают вырубкой штампом, отрезанием гильотинными ножницами или фрезерованием после изготовления печатных проводников. Это объясняется тем, что травитель, используемый в химических процессах изготовления плат, может глубоко проникать в диэлектрик и вызывать короткие замыкания и снижение сопротивления изоляции. Вырубка по контуру может совмещаться с пробивкой отверстий, пазов и других элементов, которые не требуют металлизации.

Для чистовой обработки плат все чаще используют контурно-фрезерные мно­гошпиндельные станки с числовым программным управлением, которые обеспечивают высокое качество краев платы и точность размеров в пределах ±25 мкм, позволяют обрабатывать внешние и внутренние контуры за одно закрепление, характеризуются надежностью и высокой производительностью — до 2000 плат/час. Они оснащены устройствами для автоматической замены фрез, защитными скафандрами для ограждения оператора от шума, пыли, стружки во время обработки, бесступенчатой регулировкой частоты вращения инструмента в диапазоне 15…60 тыс/мин.

Чертеж печатной платы

Координатная сетка

Габаритные размеры печатной платы, координаты и диаметры отверстий на чертеже платы указывают одним из следующих способов:

· соответственно требованиям ГОСТ 2.307-68 с помощью размерных и выносных линий;

· нанесением координатной сетки в прямоугольной или полярной системе координат;

· комбинированным способом с помощью размерных и выносных линий и координатной сетки в прямоугольной или полярной системе координат.

За нуль (начало координат) в прямоугольной системе координат на главном виде печатной платы принимают:

· центр крайнего нижнего левого отверстия на поверхности платы, в том числе и технологического (рис. 9.5.1, а);

· левый нижний угол печатной платы (рис. 9.5.1, б);

· левую нижнюю точку, образуемую линиями построения (рис. 9.5.1, в);

· центр круглой платы в прямоугольной системе координат (рис. 9.5.1, г).

·

Рисунок9.5.1.Варианты задания нуля печатной платы в прямоугольной системе координат: а – центр крайнего левого нижнего отверстия; б – левый нижний угол; в – левая нижняя точка, образованная линиями построения; г – центр круглой печатной платы

Координатную сетку наносят тонкими сплошными линиями. Основной шаг координатной сетки должен составлять 2,50 мм. Используя шаг координатной сетки меньше основного, необходимо использовать шаг 1,25; 0,625 мм.

Линии координатной сетки требуется нумеровать арабскими цифрами с опре­деленным шагом, например 0, 1, 2, 3,… (рис. 9.5.2, а), или 0, 2, 4,… (рис. 9.5.2, б), или 5, 10, 15,… (рис. 9.5.2, в).

Рисунок9.5.2. Варианты нанесения линий координатной сетки: с нанесением каждой линии с выделением пятой; б –с выделением через один; в – без нанесения на поле чертежа сетки

Для уменьшения частоты сетки допускается наносить линии сетки через одну (см. рис. 9.5.2, б). При этом в технических требованиях пишут: “Линии сетки нанесены через одну”. Если частота линий сетки большая, то можно выделить каждую пятую или десятую линии, увеличивая их толщину до половины толщины контурных линий (см. рис. 9.5.2, а).

Координатную сетку наосят или на все поле чертежа платы, или на часть его поверхности. Линии координатной сетки можно не наносить на изображение, а их нумерацию указывают черточками по контуру платы или ниже его (см. рис. 9.5.2, в).

Чертежи печатных плат выполняют в натуральную величину, или с увеличен­ным масштабом 2:1, 4:1, 5:1, 10:1; преимущество отдается четной кратности.

Печатные проводники – это участки токопроводящего покрытия, нанесенного на изоляционную основу, эквивалентные обычному монтажному проводу. Форма, длина, ширина и размещение печатных проводников могут быть произвольными в зависимости от схемы и конструкции платы.

Печатные проводники изображают отрезками линий, совпадающими с линиями координатной сетки, или расположенными под углом, кратным 15°.

Проводники шириной меньше 2,5 мм изображают одной сплошной линией, а больше 2,5 мм – двумя линиями со штриховкой под углом 45° или зачернением.

Печатные проводники требуется выполнять одинаковой ширины на всем протяжении; в узких местах проводники сужают до минимально допустимого значения на возможно меньшей длине. Проводники шириной больше 5 мм выполняют в виде экранов.

Рисунок9.5.3.Задание положения центров отверстий: а – выносными и размерными линиями, мм; б – нумерацией отверстий с занесением номеров в таблицу координат

С целью упрощения чертежа платы допускается изображать проводники любой ширины одной утолщенной линией. При этом в технических требованиях указывают действительную ширину проводников (рис. 9.5.3, а).

Рисунок 9.5.4.. Варианты чертежа проводников: а – утолщенными линиями; б – двойными линиями с радиусом закругления не меньше 1 мм; в – комбинированное изображение проводников и указание участка, который должен быть свободным

Не допускается резких перегибов, острых углов и переходов. Плавный переход компенсирует разницу в тепловых деформациях фольги и диэлектрика. Радиус закругления в местах сгиба должен быть не меньше 1 мм (рис. 9.5.4, б). Резкое изменение ширины и острые углы уменьшают прочность сцепления проводника с диэлектриком.

Границы участков платы, которые не допускается занимать печатными проводниками, на чертеже показывают штриховыми линиями (рис. 9.5.4, в).

В широких частях проводника (больше 2,5 мм) необходимо делать точечные, кольцевые или щелеподобные разрывы, которые предотвращают вспучивание фольги вовремя пайки погружением, поскольку эти отверстия обеспечивают выход газов( рис. 9.5.5).

Рисунок 9.5.5Изображение проводников шириной больше 5 мм

Печатные проводники не должны иметь бесконтактных разветвлений (рис. 9.5.6).

Рисунок.9.5.6. Изображение печатных проводников: а – правильное; б – неправильное

Концы печатных проводников (ламели), предназначенные для подключения платы, размещают с учетом удобства использования разъемов (рис. 9.5.7).

Рисунок 9.5.7. Размещение концевых контактов: а – правильное; б – неправильное

Навесные элементы на печатной плате размещают симметрично (рис. 9.5.8).

Рисунок 9.5.8. Размещение навесных элементов: а – рекомендуется; б – не рекомендуется

Шероховатость поверхности монтажных неметаллизированных отверстий должна составлять R_z 80. Шероховатость поверхности монтажных и переходных металлизированных отверстий R_z 40.

Все монтажные отверстия для соединения с навесными элементами должны иметь контактные площадки. Это металлизированный участок вокруг монтажного отверстия, который обеспечивает электрическую связь навесных элементов с печатными проводниками. Их форма может быть произвольной – круглой, прямоугольной или близкой к ней. Для создания контактных площадок проводники в местах пайки расширяются на 2,5 …3 мм больше диаметра отверстия (рис. 9.5.9).

Рисунок 9.5.9.Формы монтажных площадок

Круглые контактные площадки с зенковкой можно изображать одним кругом, диаметр которого должен соответствовать минимальному размеру контактной площадки. Диаметр контактных площадок указывают в технических требованиях на чертеже.

Для точного представления размеров групповых контактных площадок их изо­бражение в увеличенном масштабе отдельно выносят на чертеже платы. Если рас­стояние между соседними контактными площадками невелико, то можно сделать срез (см. рис. 9.5.9). Центр контактной площадки симметричной формы должен совпадать с центром монтажных отверстий.

Рекомендуется делать плавный переход контактной площадки в проводниках. При этом ось симметрии печатного проводника должна быть касательной контура площадки. Расстояние между краями проводника, контактной площадки, неметаллизированного отверстия и краем платы должно быть не меньше толщины площадки платы.

На чертеже печатной платы указывают ее габаритные размеры, ширину про­водников, диаметры и координаты крепежных, технологических и других отверстий, не связанных с печатным монтажом.

На поле чертежа указывают:

· метод изготовления платы;

· технические условия, если не все данные содержатся на чертеже;

· шаг координатной сетки, ширину проводников и расстояние между ними;

· расстояние между контактными площадками; между контактными площад­ками и проводниками;

· допуски на выполнение проводников, отверстий, особенности конструкции и другие параметры печатной платы.

Технические требования размещают над основной надписью и формулируют и излагают в такой последовательности:

1. Плату изготовить……. методом.

2. Плата должна соответствовать ГОСТ…….

3. Шаг координатной сетки…… мм.

4. Конфигурацию проводников выдерживать по координатной сетке с отклонением от чертежа…… мм.

5. Допускается округление контактных площадок проводников.

6. Места, обведенные штриховыми линиями, проводниками не занимать.

7. Требования к параметрам элементов платы – согласно конструктивным данным.

8. Ширина проводников в свободных местах…… мм, в узких…… мм.

9. Расстояние между двумя проводниками, между двумя контактными площадками или проводником и контактной площадкой в свободных местах ….. мм, в узких….мм.

10. Форма контактных площадок произвольная.

11. Предельные отклонения расстояний между центрами отверстий в узких местах ±… мм, в свободных местах ±…. мм.

12. Предельные отклонения расстояний между центрами контактных площадок в группе ± мм.

13. Маркировка эмалью по ГОСТ……,шрифт…..

Изготовление оригиналов и фотошаблонов

Изготовление оригиналов

Оригинал рисунка печатной платы – это реальное изображение на основе чертежа технологического слоя платы, выполненное в увеличенном масштабе, обычно в позитивном изображении. При этом рисунок оригинала соответствует рисунку чертежа по степени почернения (проводники и контактные площадки черные, а пробелы белые).

Если на плате имеются экраны, занимающие большую площадь, то оригинал рисунка платы выполняют в негативном изображении (рисунок оригинала противоположен рисунку печатной платы по степени почернения).

Основными методами получения оригиналов являются черчение, наклеивание липкой ленты, резание по эмали и др.

Черчение оригинала печатной платы выполняют на специальной бумаге или малоусадочной пленке с предварительно нанесенной координатной сеткой с помощью сдвоенных рейсфедеров, плакатных перьев, лекал и др. Из-за высокой трудоемкости процесса, низкой точности изготовления оригинала (в пределах ±0,2 …0,5 мм) этот способ используют редко.

Наклеивание липкой ленты (метод аппликации) значительно сокращает трудоемкость оригинала. При этом на прозрачную основу наносят центры отверстий и контактных площадок из калиброванных темных заготовок, а проводники получают приклеиванием непрозрачной липкой ленты. Метод обеспечивает совмещение оригинала и чертежа с точностью ± 0,2 мм; он рекомендуется для изготовления ОПП и ДПП простых по конструкции и с пониженной плотностью монтажа.

Наибольшую точность изготовления оригиналов ( 0,05мм) обеспечивает метод вырезания по эмали. Для этого на прозрачную основу распылителем краски наносят равномерный слой черной эмали толщиной 30 …50 мкм. После сушки заготовку устанавливают на универсально-растачивающих станках или на координатографах с ручным или программным управлением. Для резки эмали используют различные инструменты – пунктирные иглы, граверные резцы, рейсфедеры с алмазными на­конечниками. Путем оптимального давления на инструментах добиваются удаления эмали на всю толщину слоя из светлых мест (для позитивного изображения). Для достижения более высокой точности оригинал выполняют в увеличенном (в 2-10 раз) масштабе.

Изготовление фотошаблонов

Фотошаблоны обеспечивают нанесение рисунка оригинала (или непосредственно чертежа) на поверхность заготовки печатной платы (метод фотопечати).

Фотошаблон – это графическое позитивное или негативное изображение рисунка платы в натуральную величину (масштаб 1:1) на светопроницаемой фотопластинке или пленочном материале, полученное путем фотографирования оригинала.

По назначению фотошаблоны подразделяют на контрольные, которые хранятся как эталоны, и рабочие, которые изготовляются с контрольных. Рабочие фотошаблоны служат для переноса имеющегося на них рисунка на плату.

Изображение элементов на фотошаблоне должно соответствовать требованиям чертежа и быть черно-белым, контрастным, с четкими и ровными краями. Размеры печатных проводников и контактных площадок устанавливают с учетом степени подтравливания.

На рабочем поле фотошаблона не допускаются ореолы, пятна, точки, разрывы, полоски и другие видимые дефекты. Фотошаблон должен быть износостойким, ма­оусадочным, иметь минимальную деформацию при изменении температуры и влажности окружающей среды, а также в процессе производства. В большой мере этим требованиям соответствуют сверхконтрастные пластинки типа “Микрат — НК” и пластинки из полированного силикатного стекла с металлизированными поверхностями.

Из готового оригинала контрольные фотошаблоны получают масштабным фотографированием на фоторепродуктивных полиграфических камерах с объективами, имеющими высокую разрешающую способность.

Рабочие фотошаблоны изготовляют из контрольных способом контактной печати. Если технологический процесс предусматривает обработку групповой заготов­и, то на специальном оборудовании (фотоштампах) методом мультипликаций получают групповой фотошаблон с точным размещением элементов рисунков, специальными отверстиями совмещения и общим машинным нулем отсчета координат программного сверления отверстий.

Более прогрессивным является метод получения фотошаблонов сканирующим световым лучом непосредственно на фотопластинке (без изготовления оригинала).

Рисунок 9.5.10. Схема работы координатографа для получения фотошаблонов печатной платы без оригинала

Он реализуется с помощью высокопроизводительных координатографов под управлением ЭВМ.

Координатограф (рис. 9.5.10) состоит из вакуумного стола 6, на котором закрепляется фотопластинка и блок управления 1. Стол перемещается с высокой точностью в двух взаимно перпендикулярных направлениях с помощью прецизионных ходовых винтов 4 и 5, которые приводят во вращение шаговыми двигателями 2 и 3. Фотоголовка включает осветитель 7, фокусирующую систему 8, круглую диафрагму 9 и фотозатвор 10. Диафрагма имеет набор отверстий (от 25 до 70), которые оформляют определенный элемент рисунка платы и закрепляются на валу шагового двигателя.

В случае ввода программы в блок управления сигналы подаются на шаговые двигатели привода стола и диафрагмы, а также на осветитель. В результате их программируемой работы на фотопластинке последовательно засвечиваются все элементы платы. Современные координатографы оснащаются системами автоматической поддержки постоянного светового режима и обеспечивают: размер рабочего поля от 500×500 до 1200×1200 мм; точность позиционирования ± (0,01…0,03 мм); максимальную скорость перемещения 3…10 м/мин; ширину экспонируемой линии 0,1 …5 мм; дискретность перемещения по координатам 0,025 мм.

Если для изготовления фотошаблона используют обычный чертеж платы, то он с помощью координатографа кодируется на перфоленту.

Фоторезисты

Фоторезисты – это специальные светочувствительные материалы в виде органических растворов или сухих пленок, которые наносят слоем на подготовленную поверхность платы. Фоторезисты вместе с фотошаблонами обеспечивают создание на поверхности платы соответствующего рисунка схемы методом фотопечати.

Фоторезисты подразделяют на негативные и позитивные. Они отличаются спо­собом образования защитной маски после экспонирования – непродолжительного действия ультрафиолетового излучения. В качестве источника света используют дуговые, ртутные и люминесцентные лампы.

Участки негативного фоторезиста, которые находятся под прозрачными местами фотошаблона, под действием света получают свойства не растворяться во время проявления. Участки фоторезиста, которые расположены под непрозрачными местами фотошаблона, легко удаляются во время проявления в растворителе. Таким образом, образуется рельеф, который представляет собой изображение светлых элементов фотошаблона (рис. 9.5.11, а).

Позитивный фоторезист под действием излучения изменяет свои свойства так, что в процессе обработки в проявителе растворяются его облученные участки, а не облученные (те, которые находятся под непрозрачными участками фотошаблона) остаются на поверхности платы (рис. 9.5.11, б).

Рисунок 9.5.11.Создание защитного слоя фоторезиста: а – негативного;б – позитивного

Фоторезисты должны иметь:

· высокую разрешающую способность, что определяется количеством проводящих линий, которые можно нанести на одном
миллиметре поверхности платы;

· светочувствительность и устойчивость к воздействиям различных химических растворов;

· хорошую адгезию с поверхностью платы.

Негативные фоторезисты изготовляют на основе поливинилового спирта. Их широкое применение обусловлено нетоксичностью, високой разрешающей способностью (до 50 линий/мм), простотой проявления и низкой стоимостью. Недостатком негативных фоторезистов является невозможность хранения больше 3-4 лет заготовки платы с нанесенным на ней слоем, поскольку фоторезист задубляется не только под действием света, но и в темноте. Кроме того, с пониже­нием влажности и температуры окружающей среды уменьшается механическая прочность светочувствительного слоя и его адгезия с фольгой.

Для позитивных фоторезистов применяют материалы на основе диазосоедине­ний, которые состоят из светочувствительной полимерной основы, растворителя и других материалов.

Позитивные фоторезисты превосходят негативные¹ по адгезии, разрешающей способности (до 350 линий/мм), химической стойкости, отсутствием дубления в темноте во время хранения заготовки с нанесенным светочувствительным слоем. Однако они содержат токсические вещества и имеют высокую стоимость. Позитивные фоторезисты широко используют в сеточных трафаретах.

В технологическом процессе производства печатных плат используют жидкие и сухие (пленочные) фоторезисты.

Жидкие фоторезисты значительно дешевле пленочных, и для работы с ними требуется несложное оборудование.

Использование пленочных фоторезистов значительно упрощает технологический процесс (исключает операции сушки, дубления, ретуширования). Он легко поддается автоматизации, обеспечивает равномерное нанесение защитных слоев при наличии монтажных отверстий.

Среди жидких фоторезистов наиболее распространен светочувствительный материал на основе поливинилового спирта, который проявляется в нагретой до 40 °С воде. Он нетоксичен, пожароустойчив. Ограниченный срок хранения увеличи­вают, используя различные примеси.

Негативные фоторезисты наносят на поверхность платы различными способа­ми: погружением, поливом с центрифугированием, накатом ребровым валом, разбрызгиванием.

Для нанесения фоторезиста погружением заготовку платы опускают в кювету с фоторезистом и вытягивают с постоянной скоростью до 50 см./мин. Погружение является самым простым способом покрытия слоем фоторезиста с обеих сторон платы. Толщина полученного слоя зависит от скорости вытягивания, вязкости раствора и колеблется от 4 до 8 мкм. Для получения толстых слоев используют многократное погружение с дальнейшей сушкой каждого слоя. Способ не требует дорогого оборудования; недостатком является неравномерное нанесение слоя фоторезиста.

Поливом с центрифугированием можно получить покрытие почти без пор. Толщина полученного слоя зависит от вязкости фоторезиста и частоты вращения центрифуги. Для получения тонких пленок используют высокую частоту вращения, при этом необходимы фоторезисты с достаточно низкой вязкостью. Толщина слоя обычно составляет 2 …4 мкм, а неравномерность толщины – 0,5 …1,0 мкм.

Накат фоторезиста ребристым валиком обеспечивает большую равномерность слоя покрытия.

Недостатками всех жидких фоторезистов является малая толщина и неравномерность слоя покрытия, большая трудоемкость процесса нанесения и невозможность его использования для нанесения на платы с отверстиями.

Сухие фоторезисты теперь широко используются и заменяют жидкие как более технологические и простые в применении. Сухой пленочный фоторезист – это тонкая пленка, которая полимеризируется под действием ультрафиолетового облучения. Он состоит из трех слоев: оптически прозрачной пленки, светочувствительного полимера и защитной лавсановой пленки, которая защищает фоторезист от механических повреждений и возможного загрязнения.

Наносят сухой пленочный фоторезист с помощью валкового механизма – ламинатора (рис. 9.5.12).

Рисунок 9.5.12. Последовательность фотопечати с использованием сухого фоторезиста: а – нанесение фоторезиста; б – экспонирование; в – удаление несущей пленки; г – удаление неэкспонированных участков

Накатный валик 4 оснащен устройством для обеспечения заданного давления на заготовку 1. Процесс осуществляется при повышенной температуре. При этом защитная пленка 3 удаляется, а открытая поверхность полимера 5 приклеивается к медной фольге 6, поскольку адгезия светочувствительного материала к фольге больше, чем к несущей пленке 2. В результате экспонирования инициируется фотохимическая реакция и на плате образуется изображение светлых мест фотошаблона. Оптически прозрачная пленка 8 отделяется от несущей поверхности и изображение проявляется в теплой воде. При этом неэкспонированные участки удаляются.

Промышленность выпускает сухие фоторезисты толщиной 20, 40 и 60 мкм и защитой 90, 110, 130 мкм. Тонкие слои сухого фоторезиста используют как маски для вытравливания меди из пробелов, средние – для создания рисунка для нанесения слоя металлизации, а толстые – для защиты отверстий с металлизацией во время вытравливания.

Метод фотопечати обеспечивает высокую разрешающую способность – ширина проводников составляет 0,1 мм.

Офсетная печать

Метод офсетной печати заключается в изготовлении печатной формы, на поверхности которой формируется рисунок слоя платы. Форма закатывается валиком трафаретной краской, а затем офсетный цилиндр переносит краску с формы на подготовленную поверхность платы (рис. 9.5.13).

Метод используют в условиях массового и крупносерийного производства с минимальной шириной проводников и пробелов между ними 0,3 …0,5 мм (платы 1-го и 2-го классов плотности монтажа) и с точность воспроизведения изображения ±0,2 мм. Его недостатком является высокая стоимость оборудования и сложность изменения рисунка платы.

По конструкции формы для офсетной печати подразделяются на три вида: высокой печати, глубокой печати и с размещением печатных участков в одной плоскости. Изготовляют их из алюминия, цинка, сплавов на их основе с помощью вытравливания, гравировки, прессовки, сборки из отдельных элементов и др.

Наиболее технологичной, точной и надежной является печатная форма для сухого офсета. Это пластина из алюминия толщиной 0.5…1 мм, на которую наносится тонкая пленка силиконового лака, не смачиваемого трафаретной краской. На пленке с помощью лазерного гравировального автомата выжигается рисунок платы. При этом обеспечивается производительность 300 отпечатков в час.

Рисунок 9.5.13.Схема установки офсетной печати: 1 — диэлектрик; 2 – медная фольга; 3 – основа; 4 – печатная форма; 5 – офсетный цилиндр; 6 – валик для нанесения краски; 7 – краска; 8 – прижимной валик

Сеткография

Сеткографический метод (трафаретная печать) заключается в нанесении рисунка схемы на поверхность фольги продавливанием защитной краски резиновой лопаткой (ракелем) через сеточный трафарет (рис. 9.5.14).

Сеточные трафареты – это рама из алюминиевого сплава, на которую натянута эластичная сетка из шелковых, капроновых или лавсановых ниток. Наиболее точными и долговечными являются металлические сетки из нержавеющей стали или фосфористой бронзы с размерами ячеек .50 мкм. Металлическая сетка выдерживает большое количество отпечатков и используется в серийном производстве. Ее недостатком в сравнении с неметаллическими сетками является малая эластичность и склонность к окислению.

Рисунок 9.5.14. Принцип трафаретной печати: 1 – рама; 2 – фиксатор подкладки; 3 – диэлектрик; 4 – основа; 5 – трафаретная краска; 6 – трафарет; 7 – напечатанный рисунок; 8 – ракель

Для изготовления сеточного трафарета на поверхность рамы наносят клей и на него накладывают нарезанную сетку. В пневматических устройствах сетка равно­мерно натягивается, приклеивается к раме и обезжиривается. На сетку накладыва­ют временную подкладку из полиэтиленовой пленки, на которую методом полива наносят фоторезист. После экспонирования через фотошаблон и проявления на поверхности сетки получают проводящий рисунок.

Краска для защитного слоя должна быть кислотостойкой, иметь хорошую адгезию с платой, минимальное время сушки и сметаноподобную консистенцию. Краску на плату можно наносить вручную в случае малосерийного производства. Разрабо­таны и автоматизированы устройства нанесения краски на поверхность платы с по­мощью сеточных трафаретов. Получение рисунка схемы методом офсетной печати на 60% дешевле, чем фотопечатью.

Химическое меднение заключается в восстановлении меди на активированных поверхностях из раствора, в состав которого входят соли меди, никеля и др. Процесс осуществляется с плавным покачиванием плат или с наложением ультразвукового поля. Осадок меди при этом имеет более плотную структуру, что объясняется лучшими условиями удаления пузырьков водорода, закрывающих поверхность диэлектрика. Длительность осаждения слоя меди толщиной 0,25…0,5 мкм составляет 15…20 мин.

Гальваническую металлизацию используют для увеличения ранее полученного тонкого слоя меди до толщины 5…8 мкм и для последующего создания проводяще­го рисунка схемы с толщиной меди возле отверстия 25 мкм. Гальваническое меднение требует замкнутого проводящего покрытия, которое осуществляется технологическими проводниками, прошивкой отверстий медным проводом. Медь наращивают в сернокислых и других электролитах в специальных гальванических ваннах. Электроды из электролитической меди и плата подключаются соответственно к “плюс” и “минус” источника тока. На плате, которая является катодом, оседает медь.

Гальваническое осаждение сплава олово-свинец толщиной 8…20 мкм проводится с целью защиты проводящего рисунка во время травления плат и обеспечения качественной пайки.

Возможное применение специальных покрытий (палладий, золото и др.) толщиной 2 … 5 мкм.

Химическое травление

Травление – это химический процесс, во время которого участки медной фольги, не защищенные резистом, удаляются с диэлектрической основы, а участки, покрытые резистом, сохраняются и формируют рисунок печатной платы. В качестве резиста используют фоторезисты, трафаретную краску или стойкий к действию травителей гальванически нанесенный слой оловянно-свинцового сплава или драгоценного металла. Процесс травления включает предварительную очистку, собственно вытравливание металла, промывку и удаление фоторезиста из пробелов.

Травление печатных плат с рисунками, защищенными сплавом олово-свинец или драгоценными металлами, проводят в растворах на основе хлорной меди. Такие растворы дешевые, простые в изготовлении и легко удаляются с платы после травления. В случае, когда рисунок защищен печатными красками, травление проводят в железомедном хлоридном растворе.

Травлеание набрызгиванием проводят в ваннах, где травильный раствор подается на плату лопастями вращающегося ротора. Такое травление обеспечивает равномерное удаление фольги и незначительное ее подтравливание. Однако этим методом обрабатывается одновременно мало плат при невысокой скорости травления.

Струйное травление обеспечивает высокую производительность. Травитель под высоким давлением через систему сопел распыляется на поверхность платы. Постоянное попадание на плату свежего раствора обеспечивает высокие скорости травления с высокой разрешающей способностью.

Защитный слой трафаретной краски или фоторезиста снимаются в щелочных растворах. Для снятия некоторых красок используются дополнительно механические вращающиеся щитки.

После травления плату необходимо тщательно промыть в горячей проточной воде для удаления остатков травильного раствора.

Последовательность технологических процессов изготовления печатных плат

Сеткографический метод

По сеткографическому методу изготовление печатных плат с помощью, например, капроновой сетки, реализуется в такой последовательности.

1. Подготовка поверхности. Она заключается в очистке поверхности платы латунными или капроновыми щетками с последующей очисткой в кислотах.

2. Нанесение рисунка схемы на поверхность платы с помощью кислотостойких красок, сушка и ретуширование.

3. Травление медной фольги с последующим смыванием краски и зачисткой проводников.

4. Нанесение на поверхность платы защитного слоя бакелитового лака, свер­ление, обезжиривание.

5. Сенсибилизация платы и лужение.

6. Смывание краски с ламелей ацетоном, покрытие ламелей серебром и пал­ладием.

7. Вырубка контура платы, контроль и сдача.

Фотохимический метод

Схема типового технологического процесса изготовления печатных плат включает следующие этапы.

1. Подготовка поверхности фольги латунными или капроновыми вращающи­мися щетками с последующей очисткой в кислотах (рис. 9.5.15, а).

Рисунок 9.5.15. Основные этапы получения проводников фотохимическим методом:1 — фольга; 2 — фоторезист; 3 — фотошаблон и экспонирование; 4 — проявление;5 — травление фольги; 6 — снятие фоторезиста.

2. Нанесение слоя фоторезиста (рис. 9.5.15, б) и его сушка на протяжении 20 мин при температуре 65°С.

3. Экспонирование позитивного фотошаблона с помощью ультрафиолетового излучения (рис. 9.5.15, в).

4. Проявление схемы и вымывание тех участков фоторезиста, которые нахо­дятся под светлыми местами (рис. 9.5.15, г). Дефекты фоторезиста устра­няются химическим дублением.

5. Последующие этапы являются общими для фотохимического и сеткографи­ческого методов. Они содержат (рис. 9.5.15, д, е):

· предварительную очистку;

· собственно травление металла;

· очистку после травления и удаление слоя фоторезиста или краски.

6. Проводится механическая обработка платы – штампование или фрезерование по контуру и получение отверстий.

Химические методы простые, обеспечивают крепкое сцепление проводников с основой, равномерную толщину проводников и их высокую электропроводность. Недостатком химических методов является низкая прочность в местах установки выводов, поскольку они не металлизируются.

Пример выполнения чертежа печатной платы и ее сборочный чертеж для фрагмента блока индикации фазометра представлен в прил. Г. Принципиальная электрическая схема (см. прил. Г, рис. Г.1) выполняет функцию подсчета и индикации количества импульсов, которые подаются на ее вход. Блок выполнен в виде схемы со статической индикацией и запоминанием. На микросхемах DD1-DD3 собран трехразрядный десятичный счетчик. Перед началом каждого измерения выполняется установка счетчиков в нулевое состояние короткими импульсами (подаются на вход “R”). После подсчета импульсов результат с выходов счетчика записывается в регистры дешифраторов DD4-DD6. Запись осуществляется коротким импульсом (подается на вход “С”). На выходах дешифратора появляется код для управления семисегментными индикаторами HG1-HG3. Для отображения результата исполь­зуются вакуумно-люминесцентные индикаторы. В схеме блока применены инте­гральные микросхемы серии 176 — десятичные счетчики К176ИЕ2, дешифраторы К176ИД2 и индикаторы ОВ6. Для подсоединения к другим частям схемы фазометра используется разъем для печатного монтажа (вилка ГРППМ5-18Ш1).

Конструктивно блок выполнен на двухсторонней печатной плате, которая изго­товляется комбинированным позитивным методом по третьему классу точности (см. прил. Г, рис. Г.2). По этому методу проводниковый рисунок получают субтрактивным процессом (химическим травлением медной фольги), а металлизацию монтажных отверстий — аддитивным процессом (химическим меднением с последующим галь­ваническим наращиванием полученного слоя). Для платы использован двусторон­ний фольгированный стеклотекстолит марки СФ-2-35-1,5 (2 — двусторонний, 35 обозначает толщину фольги в микрометрах, 1,5 — толщина диэлектрика (мм)).

Сборочный чертеж печатной платы блока индикации показан на рис. Г.З (см. прил. Г).

Контрольные вопросы

1. Дайте определение печатной платы?

2. Что обеспечивает применение печатных плат?

3. Перечислите виды печатных плат и кабелей.

4. Перечислите основные этапы проектирования печатных плат.

5. Какие материалы используются в качестве основы печатных плат?

6. Дайте определение заготовки печатной платы?

7. Какие существуют виды заготовок печатной платы?

8. Перечислите виды отверстий печатной платы по их функциональному на­значению.

9. Опишите методы создания чертежа печатной платы.

10. Перечислите способы, которыми задают положение центров монтажных отверстий.

11. Опишите особенности черчения печатных проводников.

12. Опишите особенности черчения монтажных площадок.

13. Перечислите основные методы получения оригиналов.

14. Что такое фотошаблон и как его изготовляют?

15. Что такое фоторезист и для чего он применяется?

16. Опишите особенности офсетной печати.

17. Опишите особенности сеткографии.

18. Опишите типовые процессы изготовления печатных плат.